(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-266583 (P2001 - 266583A)

(43)公開日 平成13年9月28日(2001.9.28)

(51) Int.CL.		識別記号		FΙ			<u>ጉ</u>	-73-1*(多考)
G11C	16/06			G11	C 29/00		655M	
	16/02						673V	
	16/04				17/00		634Z	
	29/00	655					611A	
		673					612B	
		•	審査請求	有	請求項の数4	OL	(全 60 頁)	最終頁に続く

(21)出願番号 特頭2001-29460(P2001-29460)

(62)分割の表示

特顯平8-162334の分割

(22)出顧日

平成4年12月11日(1992.12.11)

(31) 優先権主張番号 特願平3-354871

(32) 優先日

平成3年12月19日(1991.12.19)

(33) 優先権主張国

日本(JP)

(31) 優先権主張番号 特膜平3-343200

(32) 優先日

平成3年12月25日(1991.12.25)

(33)優先楊主張国

日本(JP)

(31) 優先権主張番号 特願平4-86082 (32) 優先日

平成4年3月10日(1992.3.10)

(33) 優先権主張国

日本 (JP)

(71)出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72) 発明者 田 中 智 晴

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(72) 発明者 百 富 正 樹

神奈川県川崎市幸区小向東芝町1 株式会

社東芝研究開発センター内

(74)代理人 100075812

弁理士 吉武 賢次 (外4名)


最終頁に続く

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【課題】 プログラムベリファイやイレーズベリファイ に要する時間を短縮する。再書き込みや再イレーズして も、しきい値電圧が変化しすぎないようにする。

【解決手段】 電荷蓄積層を有するメモリセルが行列を 形成しマトリクス状に配置されたメモリセルアレイと、 それぞれがそれぞれの行を形成する前記メモリセルに共 通に接続される複数のワード線と、それぞれがそれぞれ の列を形成する前記メモリセルに共通に接続される複数 のビット線と、前記ワード線を選択し書き込み電圧を印 加する手段と、選択されたワード線に接続される前記メ モリセルの前記電荷蓄積層に電荷蓄積を行うための書き 込み制御電圧を前記ビット線に印加するか否かを決める 第1の論理レベルあるいは第2の論理レベルの制御デー タを記憶する、それぞれがそれぞれのピット線に設けら れた複数のデータ記憶回路と、を具備し、外部から入力 された制御データが記憶される前記データ記憶回路以外 の前記データ記憶回路に、前記ピット線に前記書き込み 制御電圧を印加しないように決める前記第2の論理レベ ルの制御データを、内部で配憶させる。



【特許請求の範囲】

【請求項1】電荷蓄積層を有するメモリセルが行列を形成しマトリクス状に配置されたメモリセルアレイと、 それぞれがそれぞれの行を形成する前配メモリセルに共 通に接続される複数のワード線と、

それぞれがそれぞれの列を形成する前記メモリセルに共 通に接続される複数のピット線と、

前記ワード線を選択し書き込み電圧を印加する手段と、 選択されたワード線に接続される前記メモリセルの前記 電荷蓄積層に電荷蓄積を行うための書き込み制御電圧を 前記ピット線に印加するか否かを決める第1の論理レベルあるいは第2の論理レベルの制御データを記憶する、 それぞれがそれぞれのピット線に設けられた複数のデータ記憶回路と、

を具備し、

外部から入力された制御データが記憶される前記データ 記憶回路以外の前記データ記憶回路に、前記ピット線に 前記書き込み制御電圧を印加しないように決める前記第 2の論理レベルの制御データを、内部で記憶させる、 ことを特徴とする不揮発性半導体記憶システム。

【請求項2】前記メモリセルアレイは欠陥メモリセルを 教済するための冗長メモリセルを備え、選択されたワー ド線に接続されるメモリセルのうち前記欠陥メモリセル に対応する前記データ記憶回路には前記第2の論理レベ ルの制御データを、内部で記憶させる、

ことを特徴とする請求項1記載の不揮発性半導体記憶システム。

【請求項3】不揮発性メモリセルが行列を形成しマトリクス状に配置されたメモリセルアレイと、

それぞれがそれぞれの行を形成する前記メモリセルに共 通に接続される複数のワード線と、

それぞれがそれぞれの列を形成する前記メモリセルに共 通に接続される複数のピット線と、

前記ワード線を選択し書き込み電圧を印加する手段と、 内部昇圧された書き込み制御電圧を前記ピット線に印加 するか否かを決める第1の論理レベルあるいは第2の論 理レベルの制御データを記憶する、それぞれがそれぞれ のピット線に設けられた複数のデータ記憶回路と、 を具備し、

外部から入力された制御データが記憶される前記データ 記憶回路以外の前記データ記憶回路に、前記ピット線に 前記内部昇圧された掛き込み制御電圧を印加しないよう に決める前記第2の論理レベルの制御データを、内部で 記憶させる、

ことを特徴とする不揮発性半導体記憶システム。

【請求項4】前記メモリセルアレイは欠陥メモリセルを 教済するための冗長メモリセルを備え、選択されたワー ド線に接続されるメモリセルのうち前記欠陥メモリセル に対応する前記データ記憶回路には前記第2の論理レベ ルの制御データを、内部で記憶させる、 ことを特徴とする請求項3記載の不揮発性半導体記憶シ ステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フラッシュEEPRO Mを用いた不揮発性半導体配憶装置に関する。

[0002]

【従来の技術】従来、コンピュータシステムの記憶装置として磁気ディスク装置が広く用いられてきた。しかし、磁気ディスク装置には、以下のような短所、即ち、高度に精密な機械的駆動機構を有するため衝撃に弱い、重量があるため可搬性に乏しい、消費電力が大きく電池駆動が容易でない、及び高速アクセスができない等の短所があった。

【0003】このような欠点に着目して、近年、EEP ROMを用いた半導体メモリ装置の開発が進められている。半導体メモリ装置には、一般に、そのような長所、 即ち、機械的駆動部分を有しないため衝撃に強い、軽量 のため可搬性に富む、消費電力が小さいため電池駆動が 容易である、高速アクセスが可能である等の長所を有し ている。

【0004】EEPROMの一つとして、高集積化が可能なNANDセル型EEPROMが知られている。これは、次のような構造を有する。即ち、複数のメモリセルは例えばカラム方向に並べる。これらのセルのうちの互いに隣りあうセル同士のソースとドレインを順次直列に接続する。このような接続により、複数のメモリセルが直列接続された単位セル群(NADAセル)を構成する。このような単位セル群を一単位としてビット線に接続する。

【0005】メモリセルは、通常、電荷蓄積層と制御ゲートとが積層されたFETMOS構造を有する。メモリセルは、p型基板又はn型基板に形成されたp型ウエル内にアレイ状に集積形成される。NANDセルのドレイン側は、選択ゲートを介して、ピット線に接続される。NANDセルのソース側は、選択ゲートを介して、ソース線(基準電位配線)に接続される。各メモリセルの制御ゲートは、行方向に配設されたワード線に接続されている。

【0006】このNAND型EEPROMの書込み動作は、次の通りである。先の消去動作によって、NANDセル内の全てのメモリセルのしきい値が負にされている。この後、データ書込みは、ビット線から最も離れた位置のメモリセルから順に行われる。選択されたメモリセルの制御ゲートには高電圧Vpp(=20V程度)を印加し、それよりビット線側にあるメモリセルの制御ゲート及び選択ゲートに中間電位VM(=10V程度)を印加する。ビット線に書込みデータに応じて0V又は中間電位を与える。ビット線に0Vが与えられた時、その電位は選択メモリセルのドレインまで伝達されて、ドレイ

ンから浮遊ゲートに電子注入が生じる。これにより、選択されたメモリセルのしきい値は正方向にシフトする。この状態を、例えば"0"とする。ピット線に中間電位が与えられたときは電子注入が起こらない。従って、このときにはメモリセルのしきい値は変化しない。つまり、しきい値は負の値をとる。この状態を"1"とする。

【0007】データ消去は、NANDセル内の全てメモリセルに対して同時に行われる。即ち、全ての制御ゲート及び選択ゲートを0Vとし、ビット線及びソース線を浮遊状態とし、p型ウェル及びn型基板に高電圧20Vを印加する。これにより、全てのメモリセルで浮遊ゲート中の電子がp型ウェルに抜き取られ、メモリセルのしきい値は負方向にシフトとする。

【0008】データ競出し動作は、次のようにして行われる。即ち、選択されたメモリセルの制御ゲートを0Vとし、非選択メモリセルの制御ゲート及び選択ゲートを電源電位Vcc(=5V)とする。この状態で、選択メモリセルに電流が流れるか否かを検出する。流れれば

"1"のデータが、流れなければ"0"のデータがそれぞれ格納されているのがわかる。

【0009】以上の動作説明から明らかなように、NANDセル型EEPROMでは、書込み及び読出し動作時には、非選択メモリセルは、転送ゲートとして作用する。このため、書込みがなされたメモリセルのしきい値電圧には制限がある。例えば"0"書込みされたメモリセルのしきい値の好ましい範囲は、0.5~3.5 V程度でなければならない。データ書込み後の経時変化、メモリセルの製造パラメータのばらつき及び電源電位のばらつきを考慮すると、データ書込み後のしきい値分布は上記範囲よりも小さい範囲である必要がある。

【0010】しかしながら、従来のように、書込み電位及び書込み時間を固定し、全メモリセルについて同一条件でデータ番込みする方式では、"0"書込み後のしきい値範囲を許容範囲に収めることが難しい。例えば、メモリセルには、製造プロセスのばらつきから、セルの特性にばらつきが生じる。このため、書込まれやすいメモリセルと書込まれにくいメモリセルが生じる。このような事込み特性差に着目し、各々のメモリセルのしきい値が所望の範囲に収まるような番込みが行われるようにするため、書込み時間の長さを調節し、且つベリファイを行いながち書込む、という方法も提案されている。

【0011】しかしながら、このような方法を採用した場合には、告込みが十分に行われたかを判断するためにメモリセルのデータを装置外部に出力しなければならない。このため全審込み時間が長くなるという難点があった。

【0012】消去ベリファイに関しては、特開平3-2 59499に開示されているように、複数のセンスアン プの出力をANDゲートに入力してそれらの論理をとっ て、一括消去ベリファイ信号を生成するという技術が知られている、しかし、この回路構成は、NOR型の消去ベリファイのみにしか用いることが出来ず、告込みベリファイには適用できない。その理由は、告込みデータの値は、"1"と"0"の両方の値をとり、センスアンプ出力の論理をとることによっては一括ベリファイが行えないためである。このように、告込みベリファイを一括して行うことができないため、データ書込みの際には、告込みとベリファイ節出しとを繰り返し行って、各メモリセルのデータをその都度1つ1つチップ外部に出力しなければならなかった。このことが、告込み動作の高速化を妨げる要因となっていた。

[0013]

【発明が解決しようとする課題】本発明は、上記高速化達成の困難さに着目してなされたもので、その目的は、制御回路の面積を増大させることなく、番込み動作及び番き込みベリファイ並びに消去動作及び消去ベリファイを高速化可能なEEPROM及びそれを用いたシステムを提供することにある。

[0014]

【課題を解決するための手段】本発明の不揮発性半導体 記憶装置は、電荷蓄積層を有するメモリセルが行列を形 成しマトリクス状に配置されたメモリセルアレイと、そ れぞれがそれぞれの行を形成する前記メモリセルに共通 に接続される複数のワード線と、それぞれがそれぞれの 列を形成する前記メモリセルに共通に接続される複数の ビット線と、前記ワード線を選択し書き込み電圧を印加 する手段と、選択されたワード線に接続される前記メモ リセルの前記電荷蓄積層に電荷蓄積を行うための書き込 み制御電圧を前記ビット線に印加するか否かを決める第 1の論理レベルあるいは第2の論理レベルの制御データ を記憶する、それぞれがそれぞれのビット線に設けられ た複数のデータ記憶回路と、を具備し、外部から入力さ れた制御データが記憶される前記データ記憶回路以外の 前記データ記憶回路に、前記ピット線に前記書き込み制 御電圧を印加しないように決める前記第2の論理レベル の制御データを、内部で記憶させるものとして構成され る。

[0015]

【実施例】以下、本発明の実施例を図面を参照して説明する。図1は、本発明の第1実施例のNAND型EEPROMを示すプロック図である。メモリセルアレイ1に対して、データ書込み、読出し、再書込み及びベリファイ説出しを行うために、ビット線制御回路2が設けられている。このビット線制御回路2は、データ入出力バッファ6につながっている。アドレスバッファ4からのアドレス信号は、カラムデコーダ3を介して、ビット線制御回路2に加えられる。メモリセルアレイ1における制御ゲート及び選択ゲートを制御するため、ロウデコーダ5が設けられている。メモリセルアレイ1が形成される

p型領域(p基板又はp型ウェル)の電位を制御するため、基板電位制御回路7が設けられている。

【0016】プログラム終了検出回路8は、ピット線制 御回路2にラッチされているデータを検知し、審込み終 了信号を出力する。審込み終了信号は、データ入出力パ ッファ6から外部へ出力される。

【0017】ピット線制御回路2は、主にCMOSフリップフロップ(FF)を有する。これらのFFは、書込むためのデータのラッチ、ピット線の電位を検知するためのセンス動作、書込み後のベリファイ読出しのためのセンス動作、さらに再番込みデータのラッチを行う。

【0018】図2(a)、(b)は、それぞれ、メモリセルアレイの一つのNAND部分の平面図及び等価回路図である。図3(a)、(b)は、それぞれ、図2

(a) のA-A' 線断面図及びB-B' 断面図である。 素子分離酸化膜12で囲まれた p型領域11に、複数のメモリセル、つまり複数のNANDセルを有するメモリセルアレイが形成されている。以下には一つのNANDセルに着目して説明する。この実施例では、8個のメモリセルM1 \sim M8 が直列に接続されて一つのNANDセルを構成している。各メモリセルは基板11の上方に、ゲート絶縁膜13を介して浮遊ゲート14(14 $_{\rm I}$, 14 $_{\rm 2}$, …, 14 $_{\rm 8}$) が形成されている。これらの浮遊ゲート14の上方に、層間絶縁膜15を介して、制御ゲート16(16 $_{\rm 1}$, 16 $_{\rm 2}$, …, 16 $_{\rm 8}$) が形成されている。各 $_{\rm 7}$ 型拡散層19は、隣接する2つのメモリセルの一方においては、ソースとして、他方においてはドレインとして共用される。これにより、各メモリセルは、直列に接続されることになる。

【0019】NADAセルのドレイン側とソース側に は、それぞれ、メモリセルの浮遊ゲート及び制御ゲート と同じプロセスによって形成された選択ゲート14。, 19。及び1410, 1610が設けられている。このよう に素子形成された基板の上方は、CVD酸化膜17によ り覆われている。この酸化膜17の上にピット線18が 配設されている。ビット線18は、NANDセルの一端 のドレイン側拡散層19にコンタクトさせられている。 行方向に並ぶ複数のNANDセルの同一行の制御ゲート 14は、共通に接続され、行方向に走る制御ゲート線C G1, CD2, …, CG8 として配設されている。これ ら制御ゲート線はいわゆるワード線となっている。選択 ゲート14g, 16g及び14 $_{10}$, 16 $_{10}$ も、それぞ れ、行方向に走る選択ゲート線SG1, SG2 として配 設されている。選択ゲート14₁₀, 16₁₀と基板11と の間のゲート絶縁膜13をメモリセルのゲート絶縁膜よ り厚くすることもできる。このように厚くすれば、信頼 性を髙めることができる。

【0020】図4は、上記複数のNANDセルをマトリックス配列したメモリセルアレイの等価回路を示している。

【0021】図5は、図1中のピット線制御回路2の具体的な構成例を示す。データラッチ兼センスアップとしてのCMOSフリップフロップFFは、第1、第2の2つの信号同期式CMOSインバータIV1は、Eタイプ、pチャンネルMOSトランジスタQp1、Qp2と、Eタイプ、nチャンネルMOSトランジスタQp3、Qn4とを有する。第2の同期式CMOSインバータIV2は、Eタイプ、pチャンネルMOSトランジスタQp3、Qp4と、Eタイプ、nチャンネルMOSトランジスタQp3、Qp4と、Eタイプ、nチャンネルMOSトランジスタQn5、Qn6とを有する。

【0022】このCMOSフリップフロップFFの出力 ノードと、ビット線BLiとは、信号 oFにより制御さ れるEタイプ、nチャンネルMOSトランジスタQn7を 介して、接続されている。

【0023】 ビット線BLi とVccの間には、フリップフロップFFの出力ノードにより制御されるEタイプ、nチャンネルMOSトランジスタQn8と、信号 ϕ V により制御されるEタイプ、nチャンネルMOSトランジスタQn9とが、直列に接続されている。これらのトランジスタにより、ベリファイ読出し時に、CMOSフリップフロップFFのデータに応じて、ビット線BLi が(V cc-Vth)に充電される。

【0024】Eタイプ、pチャンネルMOSトランジスタQp5とDタイプ、nチャンネルMOSトランジスタQD1の直列回路は、ビット線BLiをVccにプリチャージする回路である。トランジスタQD1は、消去時や書込み時にトランジスタQp5に高電圧が印加されるのを防止するために設けられている。Eタイプ、nチャンネルMOSトランジスタQn10は、ビット線BLiを0Vにリセットするためのリセットトランジスタである。

【0025】CMOSフリップフロップFFの二つのノードN11、N12は、カラム選択信号CSLiにより共に制御される2つのトランスファゲート(Eタイプ、nチャンネルMOSトランジスタQn1とQn2)を介して入出力線/10、IOにそれぞれ接続されている。

【0026】また、CMOSフリップフロップFFのノードN11は、Eタイプ、nチャンネルMOSトランジスタQn11のゲートに接続されている。このトランジスタQn11の出力は、費込み終了検出信号VDTCとして用いられる。

【0027】図6に、ビット線制御回路2と、メモリセルアレイ1及びプログラム終了検出回路8との、接続関係を示す。

【0028】プログラム終了検出回路8におけるEタイプ、pチャンネルMOSトランジスタQp6は、書込み終了検出信号VDTCを出力する。図6中に破線で囲って汎例として示すように、FFは便宜上記号化してある。

【0029】この実施例の書込み時及び確認時の回路動作を次に説明する。なお、以下の説明では、上述のよう

に、1つのNANDセルは8個のメモリセルの直列回路で構成したものとする。

【0030】 書込みに先立って、メモリセル中のデータは、p型領域(p基板又はpウェル)に約20V(Vpp)を印加し、制御ゲートCG1~CG8を0Vとして、消去される。この消去により、メモリセルのしきい値は0V以下となる。

【0031】図7は、

書込み時/書込み確認時の動作を示している。図5において、書込みデータは、出力線IO. /IOから、CMOSフリップフロップFFにラッチされる。この後、プリチャージ信号 oPが "H"、/oPが "L"となって、ピット線BLiがVccにプリチャージされる。また、電圧VMBと oFは、Vccから中間電位VM(~10V)となる。ラッチしたデータによって、ピット線BLiは、"0"書込みの場合は0Vとなり、"1"書込みの場合はVMとなる。このとき、図4において、選択ゲートSG1はVM、SG2は0Vであり、制御ゲートとしてはCG2が選択されている場合、CG1がVM、CG2が高電圧Vpp(~20V)で、CG3~CG8はVMである。

【0032】選択ゲートSG1, SG2、制御ゲートC

G1 ~CG8 がOVにリセットされた時、信号 øF が "L"、リセット信号 øR が"H"となって、ビット線 BLiはOVにリセットされる。続いて掛込み確認動作 となる。

【0033】 書込み確認動作は、まずプリチャージ信号 ϕp が "H"、 $/\phi p$ が "L"となって、ビット線BL i がVccにプリチャージされる。この後、ロウデコーダ 5により選択ゲート、制御ゲートが駆動される。メモリセルのデータがビット線に読み出された後、選択ゲート SG1, SG2、制御ゲートCG1 \sim CG8 がリセットされる。この後、ベリファイ信号 ϕV が "H"となり、 "1" 告込みをしたビット線BLi にのみ(Vcc-Vth)が出力される。

【0034】この後、 ϕ SP, ϕ RPが "H" となり、 ϕ S N, ϕ RNが "L" となり、 ϕ F が "H" となる。信号 ϕ S Pが "L" となり、 ϕ SNが "H" となってビット線電位がセンスされる。この後、信号 ϕ RPが "L" となり、 ϕ RNが "H" となって、再書込みデータがラッチされる。このとき、書込みデータ、メモリセルのデータ、再書込みデータの関係は、下配の表 1 に示される。

[0035]

	1			
書込みデータ	0	0	1	1
メモリセルのデータ	O	1	. 0	1
再書込みデータ	1	0	1	1

【0036】この実施例では、消去、街込み、読出し、 街込み確認時におけるビット線BLi、選択ゲートSG 1, SG2、制御ゲートCG1 ~ CG8 の電位は表2に 示される。ここでは、CG2 が選択された場合を示して いる。

[0037]

		表 2	2			
		消去	掛	込み	競出し	掛込み
	<u>.</u>		"0"	"1"		確認
ピッ	ト線BLi	フローティング	0 V	1 0 V	5 V	5 V
選択	ゲートS G1	· 0 V	1 0 V	1 0 V	5 V	5 V
制御	ゲートCG1	0 V	1 0 V	1 0 V	5 V	5 V ·
"	CG2	0 V	2 0 V	2 0 V	0 V	0.5V
"	C G3	0 V	1 0 V	1 0 V	5 V	5 V
n	C G4	· 0 V	1 0 V	1 0 V	5 V	5 V
11	CG5	0 V	1 0 V	1 0 V	5 V	5 V
n	CG6	0 V	1 0 V	1 0 V	5 V	, 5 V
n	C G7	0 V	1 0 V	1 0 V	5 V	5 V
11	C G8	0 V	1 0 V	10 V	5 V	5 V
選択	ゲートS G2	0 V	0 V	0 V	5 V	5 V
ソー	ス線	フローティング	0 V	0 V	0 V	0 V
基	板	2 0 V	0 V	0 V	0 V	0 V

図8は、本発明の第2の実施例のNAND型EEPRO Mを示すプロック図である。基本的な構成は図1と同様

である。第2実施例が第1と異なる点は、セルアレイ1 を二つのプロック1A, 1Bに分け、これらのセルプロ ック1A, 1Bに共通にピット線制御回路2を設けた点にある。

【0038】図9及び図10は、ピット線制御回路2及 びプログラム終了検知回路8を示す。図9において、E タイプ、nチャンネルMOSトランジスタQn16, Qn1 7とEタイプ、pチャンネルMOSトランジスタQp7, Qp9とによってFFを構成している。Eタイプ、nチャンネルMOSトランジスタQn14, Qn15は、FFのイコライズ用トランジスタである。Eタイプ、nチャンネルMOSトランジスタQn27, Qn28は、データ検出用トランジスタである。

【0039】Eタイプ、nチャンネルMOSトランジス タQn18 とEタイプ、pチャンネルMOSトランジスタ Qp8は、FF活性化用トランジスタである。Eタイプ、 n チャンネルMOSトランジスタQn19 とQn20 は、F Fの2つのノードN1, N2とセルアレイプロック1 A, 1 B内のピット線 B Lai (i = 0, 1, …)、B L bi (i=0, 1, …) との接続用トランジスタである。 Eタイプ、nチャンネルMOSトランジスタQn21 ~Q n24 は、データに応じてビット線をVcc-VTHに充電す るためのトランジスタである。Qn25 , Qn26 は、ビッ ト線プリチャージ兼リセット用トランジスタである。図 10において、Eタイプ、pチャンネルMOSトランジ スタQp10, Qp11 は、プログラム終了検知用トランジ スタである。/øDVA , /øDVB はプログラム終了検知 信号であり、 øVEA , øVEB はプログラム終了検出信号 である。

【0040】次に、このように構成されたEEPROMへの審込みの確認動作を図11に従って説明する。ここでは、メモリセルアレイ1Aのピット線BLaiが選択されているものとする。

【0041】先の実施例と同様に選択された制御ゲートに、0Vに代えて例えば0.5Vを印加し、ベリファイ信号 φ AVが出力される。まず、ピット線 B Laiが 3 Vにプリチャージされ、B Lbiが 2 Vにプリチャージされる。その後プリチャージ信号 φ PAと φ PBが "L" レベルになって、ピット線 B Lai, B Lbiはフローティングと

なる。制御ゲートと選択ゲートはロウデコーダ5に選択されて、SG1, CG1, CG3 ~ CG8 はVcc、CG2 は例えば0.5 Vとされる。通常の説出しでは、メモリセルのしきい値が0 V以上であれば "0" として読出されるが、ベリファイ説出しでは0.5 V以上でないと "0"と読めないことになる。

【0042】この後、ビット線BLaiは、もし"1" 存込みをした後であれば、ベリファイ信号 φ AVにより(V cc-Vth)に充電される。ここで、ベリファイ信号によって行われるプリチャージの電圧レベルは、選択ビット線のプリチャージ電圧以上であればよい。イコライズ信号 φ E が出力されてCMOSフリップフロップがリセットされる。この後、φ A , φ B が"H"となって、ノードN1 , N2 がそれぞれビット線 B Lai , B Lbiと接続される。φ P が"L"レベル、φ N が"H"レベルとなって、ビット線 B Laiのデータが読出される。読出されたデータはラッチされ、次の再告込みのデータとなる。このとき再告込みデータは、前回の告込みデータによって、ベリファイ読出し時のメモリセルのデータから変換される。このデータ変換は、先の実施例の表1と同じである。

【0043】この後、/φDVA が"L"となり、先の実施例と同様に、番込み終了であれば、VDTCAが"H"となり、プログラム終了検出信号φVEA が"L"となり、番込み動作は終了する。このとき、検出結果は、データ入出力ピン或いはREADY/BUSYピンから、外部へ出力される。

【0044】この実施例のベリファイ読出し/再書込みによっても、先の実施例と同様に、"0"書込みされるメモリセルの不必要なしきい値の上昇は抑えられる。

【0045】この実施例では消去、書込み、ベリファイ 競出し、競出し時の制御ゲートCG1~CG8及び選択 ゲートSG1, SG2の電位は、表3に示される通りで ある。表3では、制御ゲートCG2が選択され、ビット 線BLaiが選択された場合の電位関係を示している。

[0046]

		表 3			_	
•		消去	書記	込み	読出し	掛込み
			"0"	"1"		確認
ピット	象B Lai	フローティング	0 V	1 0 V	3 V	3 V
ピット	象B Lbi	п	0 V	0 V	2 V	2 V
選択ゲ	- FSG1	. 0 V	1 0 V	1 0 V	5 V	5 V
制御ゲー	- FCG1	0 V	1 0 V	1 0 V	5 V	5 V
"	CG2	0 V	2 0 V	2 0 V	5 V	0.5V
11	CG3	o v	10V	1 0 V	5 V	5 V
n	CG4	0 V	1 0 V	1 0 V	5 V	5 V
. 11	CG5	0 V	1 0 V	1 0 V	5 V	5 V
n	CG6	0 V	1 0 V	1 0 V	5 V	5 V
n	CG7	0 V	1 0 V	1 0 V	5 V	5 V

n	CG8	0 V	10V	1 0 V	5 V	5 V	
選択ゲー	FSG2	0 V	0 V	0 V	5 V	5 V	
ソース線	<u> </u>	フローティング	0 V	0 V	0 V	0 V	
基 板		2 0 V	0 V	0 V	0 V	0 V	

図12は、本発明におけるピット線制御回路2内のデータラッチ部と、プログラム終了検知回路8とを、選択ピット線との関係で模式的に示したものである。同図(a)は、先の第1の実施例で示したものである。Eタイプ、nチャンネルMOSトランジスタQnD0~QnDmは図5のトランジスタQn11に相当する。Eタイプ、pチャンネルMOSトランジスタQp12は図6のプログラム終了検知回路8のトランジスタQp6に相当している。【0047】同図(b)は、データ検出用Eタイプ、nチャンネルMOSトランジスタを直列にしたものである。データ検出用トランジスタを面列にしたものである。データ検出用トランジスタQnD0~QnDmのゲートが全て"H"ならばプログラムは終了で、Vxは"L"

【0048】また、同図(c), (d)では、データ検 出用トランジスタとしてEタイプ、pチャンネルMOS トランジスタQpDO ~QpDm を用い、プログラム終了検 知回路8にEタイプ、nチャンネルMOSトランジスタ Qn29 を用いている。このような構成においても、

(a) と同様に、告込みを終了するか否かを検出することができる。

【0049】上記した図12(a)のように、検出用トランジスタQnDO~QnDmを並列に接続した場合には、ビット線の数1000ビットになっても、適正な検出が可能である。同図(b)のように、それらのトランジスタを直列に接続した場合には、隣接するトランジスタのソースとドレインを共通化できることから、パターン面積を小さなものとすることができる。

【0050】図13は、図12の回路を、1トランジス タ型 (NOR型) のフラッシュEEPROMに適用した 場合を示す実施例である。NOR型のフラッシュEEP ROMでは、書込み終了時にデータが反転する。このため、図13に示すように、FFにおける図12とは逆の 端子をデータ検出用のトランジスタに接続すればよい。

【0051】次に、NOR型のフラッシュEEPROMについての実施例について説明する。特開平3-250495号公報の第6図に、NOR型のメモリセル構造を採用しつつ、NAND型のものと同程度の高集積度を達成したメモリが記載されている。このメモリにおいては、書き込み、消去動作をともにF-Nトンネル電流で行うことができる。このメモリに、前述のような、本発明の実施例における一括ベリファイ回路を適用することにより、書き込みベリファイ時間を大幅に短縮可能である。

【0052】このようにした実施例を、図14、15を参照して説明する。この実施例の回路構成は、図14に示される。この装置が、NAND型E² PROMと異なる点は、以下の点にある。即ち、メモリセルブロックMCB中のメモリセルMCに書き込むデータはデータラッチDRにラッチされる。このデータラッチDRの反対側のノードから、検出トランジスタへ信号を出力するようにしている。

【0053】図15に、データを書き込み済のセルと消 去済のセルのしきい値V_{th}の分布を示す。

【0054】消去(イレーズ)、 書き込み(ライト)及び読み出し(リード)の多動作における、各部位への印加電圧は表4に示される。

[0055]

表 4

	BSL	B L	WL	V _{ss}
イレーズ	0 v	フローティング	7 20 v	0 v
ライト				,
"0" ライト (V +)	>5) 22	v 0 v	0 v	フローティング
"1" ライト (V,,			0 v	フローティング
非選択セル	2 2 v	0 v / 2 0 v	10 v	フローティング
リード	5 v	0 v / 5 v	5 v	0 v

次に、消去動作について説明する。データ書き換え対象 としてのプロックを、そのプロックのローデコーダによって選択する。且つ、選択メモリセルに対応するピット 線をフローティング状態とし、ワード線を20 v とす る。これにより、選択メモリセルのフローティングゲー トへ電子を注入する。この注入は、F-N電流により行われる。このため、電流量は極めて少ない。よって、数1000ピット分のメモリセルに対して同時にイレーズすることができる。

【0056】イレーズ後のベリファイ動作は、一括ベリ

ファイ動作により行われる。即ち、ワードラインに例えば5 vを加える。このとき、イレーズ対象としたメモリセルは、イレーズ動作によって、そのしきい値が十分に正方向へシフトしているか否かによって、オフ/オンする。つまり、オフであれば、イレーズOKであることがわかる。

【0057】より詳しくは、ペリファイ動作は次のよう にして行われる。信号PREが "L" レベルとなり、ト ランジスタTpire がオンする。これにより、このトラン ジスタ T_{PRE} を介して、プリチャージ線PRECLはVccによってプリチャージされる。このとき、セレクト線 BSLを5vとして、セレクトゲートSGをオンする。 これにより、ピット線BLもプリチャージされる。ワー ドラインWLのうちの選択対象とするものを5vとす る。このとき、メモリセルのうち十分にイレーズがなさ れた/なされないメモリセルはオフ/オンする。メモリ セルがオフ/オンすれば、ピット線BL即ちプリチャー ジ線PRECLのプリチャージ電位は保持/放電され る。このときのプリチャージ線PRECLの電位をセン スアンプで検知し、データラッチDRにラッチしてお く。この後、信号ERVを"H"として、データラッチ DRの内容をノードNAに読み出す。ノードNAの電位 は、そのノードNAに対応するカラムにおける複数のメ モリセルの全てがイレーズOKの場合には"L"とな り、メモリセルの1つにでもイレーズNGがあれば **"H" となる。ノードNAの電位はベリファイトランジ** スタTveのゲートに加えられる。このトランジスタTve はノードNAの "L/H" によってオフ/オンする。オ フ/オンによって、一括ベリファイセンス線Lveの電位 はVssレベルにならない/なる。以上の動作は、各カラ ム毎に行われる。従って、一括ベリファイセンス線 Lve のレベルは、全カラムの全セルについてベリファイOK の場合には"H"となり、どこかのカラムのどこかのセ ルが1つでもペリファイNGの場合には "L" となる。 【0058】次に、書き込み動作(プログラム動作)に ついて説明する。プログラム対象としてのプロックのワ ード線を0 v とする。その他のプロックのワード線は1 0 vとし、各メモリセルにおけるドレイン - ゲート間の 電界ストレスを緩和しておく。プログラム対象ブロック において、フローティングゲートから電子を引き抜きた いメモリセルにつながるビット線を選択的に20vと し、プログラムする。

【0059】プログラムベリファイは、ベリファイ競み出し時におけるプリチャージ線PRECLの電位の"H/L"レベルと、プログラムデータの"0/1"とによって判断される。ただし、一括ベリファイは、信号PRVを"H"とすることにより行う。そして、プログラムNGの場合には再告き込みを行う。この再告き込みにおいて、"0"ライトOKのセルにつながるプリチャージ線PRECLは、"L"レベルに放電される。そのた

め、再書き込み時に、ピット線が"L"レベルにあることから、フローティングゲートからの電子の放出は起らない。これに対し、"1"ライトOKのセルにおいては、しきい値が十分に下っている。このため、再プログラム時、プリチャージ配位は、"1"ライトOKのセルを介して放電され、"L"レベルになる。よって、再プログラムしても、"1"ライトOKのセルのしきい値は変化しない。これに対し、プログラムNGつまり"1"ライトNGの場合は、プリチャージ電位の放電による低下はない。このため、"H"レベルが再びラッチされ、再びプログラムされることになる。

【0060】以上説明したような実施例には、次のような効果が得られる。セル構造がNAND型セルと同一であるため、微細化可能であり、チップを小形化できる。さらに、セル自体はNOR型であるため、動作電流 I collが大きく、高速でのランダムアクセスが可能である。さらに、ページライト/ページリードが可能である。

【0061】図12(b), (c)の実施例においては、データ検出用トランジスタのゲートを直接ビット線BLiに接続しても同様な作用が実現できる。このような例を、図16(a), (b)にそれぞれ示す。同様に、図13(a), (d)の実施例においては、データ検出用トランジスタのゲートを直接ビット線BLiに接続しても同様な作用が実現できる。これを、図17(a), (b)にそれぞれ示す。

【0062】また、図12,13,16,17では、シングルビットライン方式を採用しているが、オープン或いはフォールデッドビットライン方式とすることもできる。データ検出用トランジスタと、COMSフリップフロップFFと、選択ビット線の構成を、本実施例と同様とすればよい。

【0063】図12,13,16,17は、データ検出用トランジスタとCMOSフリップフロップFFと選択ピット線の構成を模式的に示すものであり、種々のピットライン方式においても同様に実施することができる。【0064】続いて、本発明のさらに別の実施例について説明する。以上に説明した各実施例では、ピット線の一端に設けられたCMOSフリップ・フロップ(データラッチ兼センスアンプ回路)の一端を検知用トランジスタのゲート電極に接続している。そしてアドレス信号によらず、全てのデータラッチ内の内容が"1"書込みデータであるか否かを検知して、書込み状態が十分であるか否かを検知している。

【0065】このため、不良カラム番地や救済用に設けられた未使用冗長カラム番地のデータラッチ回路のデータも検知してしまう。本来なら哲込み状態は十分であるのに、不十分であるが如くに検知してしまい、哲込みが終了しないという問題が生じる原因となる。つまり、データ書込み後の哲込み状態確認動作が、不良カラム番地

或いは未使用カラム番地の影響で、誤動作してしまう<mark>度</mark> れがある。

【0066】そこで本実施例では、再客込みデータを検知する検知回路の誤動作を救済する手段を設けている。 これによって、不良カラム番地或いは未使用カラム番地の書込み状態の影響を受けることなく、本来使用しているカラム番地についてのみの書込み状態の検知を可能にしている。

【0067】基本的な構成は図1~図7に示す第1 実施例と同様である。第1 実施例に加えて、本実施例では、 審込み終了検知回路の誤動作の教済のために、後述する ように、書込み終了検知用MOSトランジスタにヒュー ズ及び不揮発性メモリを接続している。

【0068】図18(a)は、巷込み/巷込み確認時のアルゴリズムを示している。プログラム・コマンドが入力されると、冗長カラムを含む全てのカラム番地のデータラッチ回路に"1"プログラム・データが自動的にラッチされる。ここで、全てのカラム番地とは、セルアレイが分割され且つデータラッチ回路も分割されている場合には、選択された分割部分の全てのカラム番地を指す。

【0069】書込み動作は第1実施例と全く同様であり、書込み確認動作についても第1実施例と略同様である。但し、前掲の表1において、不良カラム番地及び未使用カラム番地のメモリセルは、データ入力前に"1"にリセットされている。このため、書込みデータやメモリセルのデータに拘らず、再書き込みデータは常に"1"となる。

【0070】図18 (a) に示されるアルゴリズムに従って書込み/書込み確認動作を行えば、例えば不良カラム番地に"0"が書込めないメモリセルがあっても、このメモリセルに影響されて書込み終了検知動作が誤動作することはない。より具体的にいえば、書込み状態は十分であるにも拘らず、不良カラム番地や未使用カラム番地のメモリセルの影響を受けて、書き込み不十分であると誤って検知して書込みが終了しない、という問題を未然に防止することができる。

【0071】図18(b)は別のアルゴリズムを示す。例えば、ある不良カラム番地のピット線が接地電位とショートしているとする。この場合、図18(a)のように、"1"プログラム・データをセットすると、中間電位VMがこのピット線に印加されることになる。これにより、中間電位VMが接地電位とショートする。これにより、昇圧回路で発生されるVMが所定の電圧まで昇圧されない場合がある。

【0072】このため、図18(b)に示されるアルゴリズムでは、外部からのデータ入力後、未使用カラム番地(含む不良番地)にのみ"0"プログラム・データを自動的にセットする。また、ベリファイ説出し後に未使用カラム番地に"1"プログラム・データを自動的にセ

ットする。このようにすれば、ビット線のリークという不良にも影響されず、信頼性の高いNANDセル型EEPROMが実現される。なお図18(a),(b)のいずれにおいても、破線内の部分は自動的にEEPROM内部で行われることを示している。

【0073】図19(a)に、図6に示されるCMOSフリップ・フロップのデータラッチ兼センスアンプと雷込み終了検知用トランジスタを模式的に示す。また、図17(b),(c)に、告込み終了検知回路の誤動作教済のために、告込み終了検知用MOSトランジスタにヒューズFu1,Fu2を接続した例を示す。図17

(b) は杏込み終了検知用MOSトランジスタのソース と接地線の間に、ポリSi線やAl線からなるヒューズ Fulを設けている。EEPROMテスト後にこれらの ヒューズFulのうち、不良カラム番地や未使用カラム 番地におけるヒューズFulはレーザ光などで切断され る。これによってヒューズFulが切断されたカラム番 地に関しては、書込み終了検知動作は行われなくなる。 【0074】図19 (c) は、ヒューズFu2として、 不揮発性メモリセルを用いたものである。この不揮発性 メモリセルをヒューズとして用いるために、まず紫外線 を当て、ヒューズデータを消去(初期化)する。つま り、例えば、メモリセルFu2のV+bを負とし、又は0 <Vth<Vccとする。ヒューズデータをプログラムする ために、VF1を例えばV_{cc}以上のVM程度に印加し、 VF2を0vにし、さらにVDTCをVacとする。書込 み終了検知用MOSトランジスタのソースと接地電位と の間を切断しようとするカラム番地につながるラッチに "0"プログラム・データをラッチさせる。切断しよう としないカラム番地につながるラッチには"1"プログ ラム・データをラッチさせる。"0"データをラッチし ているカラム番地におけるメモリセル (ヒューズFu 2) には電流が流れ、ホットエレクトロン注入によって その V_{th} が上昇していく。 "1" データをラッチしてい るカラム番地におけるセル (ヒューズFu2) には電流 が流れないのでそのVtbは上昇しない。この場合、VF 2をVccとし、VDTCを0vとしてもよい。

【0075】通常動作時には、各部の電位を次のようにする。即ち、ヒューズデータの消去時のメモリセルのV_{th}が負となった場合には、メモリセルのV_{th}を正とし、VF1を接地電位として、メモリセル(ヒューズFu2)を切断状態とする。メモリセルのV_{th}が、データ消去時に、 $0 < V_{th} < V_{co}$ の範囲にある場合には、そのメモリセルのV_{th}をV_{th}>V_{co}とし、VF1=V_{co}とし、VF2を接地して、メモリセルの切断状態を得る。

【0076】ヒューズ用メモリFu2のデータ消去に当り、VF1を接地電位とし、VF2を V_{cc} 以上のVM程度とし、トンネル電流によって、ヒューズの V_{th} を、 V_{th} <0vgいは0v< V_{th} < V_{cc} としてもよい。

【0077】図20 (a) は、図19 (c) に示される

回路中のある1つのカラムに着目したものである。図20(b)は、図20(a)の番込み終了検知用MOSトランジスタとヒューズ用不押発性メモリの平面図である。図20(c)は、同図(b)のX-X′断面図である。魯込み終了検知用MOSトランジスタとヒューズ用不揮発性メモリは、NAND型メモリセルの形成時にそれらと同時に形成される。魯込み終了検知用MOSトランジスタのゲート電極は、NANDセルの選択ゲートと同様に、2層の構造を有し、素子分離用絶縁膜12上で、これらの2層のゲートは互いに接続される。

【0078】 書込み終了検知用MOSトランジスタ及びヒューズ用不揮発性メモリセル等の第1の案子は、NANDセルにおける選択トランジスタ及びメモリセル等の第2の案子と同様に形成される。例えば、第1の案子のn型拡散層の濃度は、ホットエレクトロンの注入により、プログラムしやすいように多少濃くしてもよい。例えば、第1の案子のn型拡散層の濃度を、第2の案子より濃いn型拡散層を持つ周辺トランジスタのn型拡散層の濃度とする。そして、第2の案子を、周辺トランジスタのn型拡散層と同時に形成してもよい。

【0079】図21は、書込み終了検知用MOSトランジスタとヒューズ用不揮発性メモリセルの他の例を示している。同図(a)は素子構造断面図、(b),(c)は(a)の等価回路図である。ヒューズ用不揮発性メモリセルへのプログラムは、図20のものと同様にして行われる。VF2を接地してプログラムする場合は、図21(b)に示すようになる。VDTCを接地してプログラムする場合は、図21(c)のようになる。また、この構造は、図20に示されるトランジスタと同様にして形成される。

【0080】また、図20、図21に示される不揮発性メモリセルにプログラムする場合には、電源電位 V_{cc} を通常動作時よりも高くして行うと効率が良い。また、さらに、CMOSフリップ・フロップの電源VMBを、例えば、 V_{cc} 以上のVMにしてプログラムすると効率が良い。

【0081】図22は、図19(b), (c)に示されるヒューズを有する回路において、NANDセル型EE PROMに対するプログラムアルゴリズムを示している。

【0082】プログラム・コマンド投入(S1)後、自動的に未使用カラム(不良カラムを含むものとする)番地を含む全カラム番地に"0"プログラムデータがセットされる(S2)。その後、ページモードでプログラムデータが入力され(S3)、自動的に費込み/費込み確認/費込み終了検出が行われる(S4~S7)。未使用カラムに"0"プログラムデータをセットするのは、プログラム時に未使用ビット線に中間電位VMが印加されないようにするためである。且つ、VMが昇圧回路の出力であり、未使用ビット線が例えば接地電位とショート

しているとすると、VMが所定の電位に昇圧されないか らである。

【0083】図23は図19(b)の他の例を示している。同じカラムアドレス選択信号CSLiを共有するピット線に書込み終了検知用MOSトランジスタが接続されている。これらのトランジスタに対するヒューズは共有してもよい。この方がレイアウト面積が小さくなる。当然このヒューズは不揮発性メモリで代用してもよい。【0084】次に、上述した教済手段を図8~11に示される第2実施例に適用した実施例について説明する。基本的な動作は第2実施例と同様である。この実施例でも、図18に示すアルゴリズムでプログラムすれば、未使用カラム番地の影響による書込み終了検知回路の誤動作を可及的に少なくすることができる。

【0085】また、図24に示すように、ヒューズを用いて図22のアルゴリズムに従ってプログラムしてもよい。図24(a)の場合、1つのデータラッチ兼センスアンプには、2つの書込み検知用MOSトランジスタが接続されている。これらの2つのトランジスタには、それぞれ、1つずつヒューズが接続されている。プログラム時のヒューズ切断は、2つのヒューズについて同時に行われる。よって、図24(b)のように、1つのヒューズを用いるようにしてもよい。また、図24(a),(b)において、ヒューズとして不揮発性メモリを用いることもできる。

【0086】図19(b), (c)の回路を、図25(a), (b)のようにそれぞれ変更しても、同様の機能を持たせることができる。また、図26(a),

(b) のように、検知用MOSトランジスタとして、p チャネルEタイプMOSトランジスタを用いてもよい。 図27は、ビット線に直接検知用MOSトランジスタを 接続した場合の例を示す。この例においてもヒューズに 不揮発性メモリを用いることができる。

【0087】図28は第3実施例を説明するためのタイムチャートである。全カラム番地におけるデータラッチ兼センスアンプ回路に、それぞれ"0", "1"プログラムデータを一括してラッチさせる動作を説明するためのものである。

【0088】図6 (a) において、 ϕ Fは"L"を維持し、I / Oが"H"となり、/I / Oが"L"となり、 ϕ S P = "L", ϕ S N = "H"となる。続いて、 ϕ R P = "L", ϕ R N = "H"となって"1"ラッチが終了する。

【0089】 "0" ラッチの場合は、同図(b)のように、I/O= "L", /I/O= "H" となる。FFが非活性となった後、先ずφRP= "L", φRN= "H"となる。続いて、φSP= "L", φSN= "H"となる。

【0090】図29は第4実施例を説明するためのタイムチャートである。このチャートは、全カラム番地にお

けるデータラッチ兼センスアンプに、 "0" 又は "1" プログラムデータをラッチさせるときの動作を示している。 ϕ A, ϕ Bは "L" のまま、I / O, I / Oはデータ "0" 又は "1" に合わせて電位が決まる。 ϕ P = "H", ϕ N = "L" となってFFが非活性化される。この後、 ϕ Eが "H" となって、イコライズされる。イコライズ終了後、全カラム選択信号CSLが "H" となり、 ϕ P = "L", ϕ N = "H" となり、ラッチされる。

【0091】なお、図28及び図29でいうところの全カラムとは、例えばセルアレイが分割されており、それに応じてデータラッチ兼センスアンプも分割されている場合には、選択された部分についての全カラムをいう。また、図8では、オープンビットライン方式をとっているが、フォールデッドピットライン方式についても同様に適用できる。

【0092】図30は、第3実施例の変形例であり、1つのCMOSフリップ・フロップFFを隣り合う2本のビット線で共有する場合を示している。ビット線BLのうちの、フリップ・フロップFFと反対側端にpチャネルEタイプの書込み検知用MOSトランジスタT1, T2のゲートを接続している。同じカラム選択信号CSLiで選択されるビット線にゲートが接続される書込み検知用トランジスタT1, T1; T2, T2のヒューズF1, F2を電源電位Vccと書込み検知用トランジスタT1, T2のソースとの間に入れることもできる(図31(a))。この場合には、2つのヒューズを1つのヒューズFで共有化することができる(図31(b))。

【0093】このように第3及び第4実施例によれば、 先に説明した第1及び第2実施例と同様の効果のほか、 次のような効果も得られる。すなわち、替込みベリファ イ院出しの結果を検知する際に、未使用カラム番地或い は不良カラム番地の影響を受けることなく、哲込み状態 確認を行うことができる。これにより誤動作の極めて少 ない書込み終了検知回路を備えたEEPROMを得るこ とができる。

【0094】次に、本発明の第5実施例について説明する。図32は、第5実施例のNANDセル型EEPRO Mのプロック図である。メモリセルアレイ1に対して、データ書込み、読出し、再書込み及びベリファイ読出しを行うためのピット線制御回路2が設けられている。このピット線制御回路2は、データ入出力バッファ6につながっている。カラムデコーダ3の出力は、ピット線制御回路2を介して、メモリセルアレイ1に加えられる。カラムデコーダ3は、アドレスバッファ4からのアドレス信号とを受ける。アドレスバッファ4からのアドレス信号とを受ける。アドレスバッファ4からのアドレス信号は、カラムリダンダンシー回路10に

加えられる。また、メモリセルアレイ1における制御ゲート及び選択ゲートを制御するために、ロウ・デコーダ 5が設けられている。メモリセルアレイ1が形成される p基板又はn基板の電位を制御するため、基板電位制御 回路7が設けられている。

【0096】図33は、メモリセルアレイ1と、ピット 線制御回路2と、ビット線充電回路9の具体的な構成を 示す。図2に示すNANDセルNCがマトリックス状に 配置されている。NCijr(i=0~k.j=0~ n)は冗長部である。データラッチ兼センスアンプR/ WO~R/Wm, R/WOr~R/Wkrd、それぞれ nチャネル、EタイプMOSトランジスタのデータ転送 用トランジスタQFn0~QFnm, QFn0r~QF nkrを介して、ビット線BLO~BLm, BLOr~ BLkrに接続されている。データラッチ兼センスアン プR/Wの入力であるカラム選択信号CSL0~CSL m, CSLOr~CSLkrは、カラム・デコーダ4の 出力CSL0~CSLmとリダンダンシー回路10の出 力 (CSLOr~CSLkr) である。ピット線BLO ~BLmのうち、(k+1)本までは冗長部のピット線 BLOr~BLkrで置き換えることができる。

【0097】 nチャネルEタイプMOSトランジスタQRnの~QRnm, QRn0r~QRnkrはリセット用トランジスタであり、ビット線を接地電位にリセットするためのものである。 nチャネルEタイプMOSトランジスタQPn0~QPnm, QPn0r~QPnkrは充電用トランジスタで、必要に応じてピット線充電電圧VBLをピット線に転送する。

【0098】ヒューズF0~Fm, F0r~Fkrは、 充電用トランジスタとVBLとの間を切断するためのも ので、不良ピット線を含む未使用ピット線に接続されて いるものは全て切断される。例えば、ピット線BL2を 冗長ピット線BL0rに置き換えた場合には、ヒューズ F2を切断する。残りの冗長ピット線BL1r~BLk rを使わない時には、ヒューズF1r~Fkrは全て切 断される。

【0099】図34は書込み時の動作を示す。書込み動作に先立って、全てのデータラッチ兼センスアンプR/Wは、"0"プログラムデータにリセットされる。その後、データ線I/O、/I/OからプログラムデータがR/Wに転送され、ラッチされる。全R/Wにデータがラッチされる間、ビット線と制御ゲートと選択ゲートのプリチャージが行われる。ビット線リセット信号φRが

"L"となった後、ビット線プリチャージ信号。Pと充電電圧VBLとが電源電圧V_{cc}となる。使っていないビット線以外のビット線、つまり使用されるビット線はV_{cc}に充電される。NANDセルの制御ゲートCG1~CG8と選択ゲートSG1とがV_{cc}に充電される。選択ゲートSG2は書込み動作中、接地電位とされる。この後、ビット線プリチャージ信号。Pと充電電圧VBLとが中間電位VM(10 v程度)に昇圧され、ビット線BLと制御ゲートCG1~CG8と選択ゲートSG1もVMに昇圧される。

【0100】データラッチが終了した後、プリチャージ信号 o Pは "L"となり、データ転送信号 o FがV。となりその後 V Mまで昇圧される。ラッチされたプログラムデータによって、"0"データがラッチされているピット線のみが接地電位にされる。また、選択された制御ゲート(ここでは C G 2)が高電圧 V pp(20 v 程度)まで昇圧される。不良ビット線を含む使用していないビット線は、データラッチ動作前に、対応する R/Wが"0"プログラムデータにリセットされていることから、接地電位のままである。 R/Wに"0"プログラムデータがラッチされているビット線に接続されるメモリセルでは、しきい値が上がる。 R/Wに"1"がラッチされているビット線に接続されるメモリセルでは、しきい値は変化せず、消去時のしきい値を保持する。

【0101】制御ゲートCG1~CG8と、選択ゲート SG1が接地電位にリセットされた後、データ転送信号 φFが接地され、リセット信号φRが"H"となってピ ット線は接地電位にリセットされる。

【0102】この書込み動作中、データロードに先立って行われる、全R/Wを"0"プログラムデータにリセットする動作と、ピット線充電回路のヒューズ切断動作とによって、使用していないピット線に中間電位VMが印加されることはない。

【0103】図35は読出し動作を示している。リセット信号 φ R が "L"となってプリチャージ信号 φ P が "H"となる。これによって、使用していないビット線以外の全ビット線はVBL(典型的にはV_{cc})に充電される。選択された制御ゲート(ここではCG2)を接地

し、残りの制御ゲートCG1, CG3~CG8を "H" (典型的には V_{cc})とする。 "0" データが番込まれたメモリセルのしきい値が高いため($V_{th}>0$ v)、ビット線電位は "H" のままである。 "1" データが番込まれたメモリセルのしきい値が低い($V_{th}<0$ v)ことから、ビット線電位は "L" となる。メモリセルのデータが、ビット線電圧として、ピット線に出力された後、データ転送信号 ϕ Fが "H"となって、データラッチ兼センスアンプR/Wでビット線電圧はセンスされる。なお、メモリセルの各部の電位は表2と同様になる。

【0104】このように本実施例によれば、ビット線充 電回路のヒューズ切断によって、不良ビットを救済する ことができ、先に説明した第3及び第4の実施例と同様 の効果が得られる。

【0105】図36は第6の実施例を示す図で、図33 と同様、メモリセルアレイ1とピット線制御回路2とピット線充電回路9の具体的な構成を示している。

【0106】隣り合う2本のピット線BLaiとBLbi, BLajrとBLbjr($i=0\cdots m$, $j=0\cdots k$)に対してそれぞれデータラッチ兼センスアンプR/Wi, R/Wjr($i=0\cdots m$, $j=0\cdots k$)が1つずつ配置される。ピット線BLaiに対してデータ転送信号 ϕ Fa、リセット信号 ϕ Ra、プリチャージ信号 ϕ Paが用意される。ピット線BLbiに対して ϕ Fb, ϕ Rb, ϕ Pbが用意される。また、ピット線充電電圧電源VBLはBLai, BLbiに対して共通に用意される

【0107】図37、図38はそれぞれ告込み、読出し動作を示している。BLaiが選択された場合、BLaiが選択された場合、BLaiに関しては図33の実施例と同様に動作する。非選択ピット線BLbiは、告込み動作中、中間電位VMに充電されたままでBLbiに接続されるメモリセルへの誤告込みを防止する。また、BLbiは読出し動作中は接地された状態を保ち、ピット線間のカップリングノイズを抑制する働きをする。メモリセルの各部の電位を表5に示す。

[0108]

表 5

	消去	 	読出し
ピット線BLai	フローティング	0 v 10 v	5 v
ピット線BLbi		10 v 10 v	0 v
選択ゲートSG1	0 v	10 v. 10 v	. 5 v
制御ゲートCG1	0 v	10 v 10 v	5 v
制御ゲートCG2	0 v	20 v 20 v	0 v
制御ゲートCG3	0 v	10 v 10 v	5 v
制御ゲートCG4	0 v	10v 10v	5 v

制御ゲートCG5	0 v	10 v	10 v	5 v	
制御ゲートCG6	0 v	10 v	10 v	5 v	
制御ゲートCG7	0 v	10 v	10 v	5 v	
制御ゲートCG8	0 v	10 v	10 v	5 v	
選択ゲートSG2	0 v	0 v	0 v	5	
ソース線	フローティング	0 v	0 v	0	
基 板	20 v	0 v	0 v	0	

図39は、図33の実施例の変形例である。ここでは、4種類のデータI/O線I/O0~I/O3を用いており、且つ4つのデータラッチ兼センスアンプR/Wに共通のカラム選択信号CSLiが入力される。CSLiが共有に入力される4つのビット線のうちの1本にでもリーク不良があると、4本まとめて救済しなければならない。このため、この実施例ではヒューズは4本分を1本にまとめてある。図36に示される実施例でもこれと同様に、図40に示すようにCSLiを共有に入力する複数本のビット線のヒューズを1本にまとめることができる。

【0109】図41は図36に示される実施例の変形例である。図41の例が図40に示される実施例と違う点は、ヒューズをBLai用のヒューズFaとBLbi用のヒューズFbに別けた点にある。この場合、2つのヒューズFa, Fbを設けることから回路面積が大きくなるのが避けられない。しかし、BLaiとBLbiに関して別々に救済できることから、救済効率は高くなる。この救済方法について図42、図43を参照して詳しく説明する。

【0110】図42は図36の実施例を模式的に示すも のである。カラム選択信号CSLiのみで救済を行う と、図42(a)に示すように、BLaiとBLbiと を同時に置き換えることになる。図40の場合も同様 に、BLai0~BLai3とBLbi0~BLbi3 とを同時に置き換えることになる。これに対し、図36 の実施例では、図42(b)に示すように、BLaiの み或いはBLbiのみを、冗長部BLajr又はBLb jrに動作上問題なく置き換えることができる。このた めには、カラム選択信号CSLiとデータ転送信号 øF a (又はφFb) との論理積で救済を行うことになる。 【0111】図43は図41を模式的に示すもので、図 42 (b) と同様、BLaiO~BLai3のみをBL ajr0~BLajr3に、又はBLbi0~BLbi 3のみをBLbjr0~BLbjr3に置き換えること ができる。この場合、ヒューズは図41のように接続し ておけばよい。図42、図43から明らかなように、B LaとBLbの配置関係さえ守って救済すればよい。 【0112】図44は、1つのデータラッチ兼センスア

【OII2】図44は、1つのデータフッチ派センスアンプR/Wを、4本のピット線で共有している実施例を示す。BLaliとBLbliは隣合う関係にある。R/Wを挟んで対称に、BLa2iとBLb2iとが配置される。このような場合にあっても、BLaとBLbの

配置関係を守って、CSLiとφFa1, φFa2, φ Fb1, φFb2との論理をとって、図45、図46の ように様々な教済方法が実施できる。

【0113】具体的には、図45 (a) では、同一のR /Wに接続された4本のピット線BLa1i, BLa2 i, BLb1i, BLb2iを同時に置き換える。図4 5 (b) では、2本のピット線BLa1i, BLa2i 又はBLb1i, BLb2iを単位として置き換える。 図46 (a) では、2本のピット線BLa1i, BLb 1i又はBLa2i, BLb2iを単位として置き換える。 また、図46 (b) では、1本のピット線毎に冗長 部のピット線と置き換えることになる。

【0114】図39、図40及び図41の実施例において、それぞれ図47、図48、図49のように、プリチャージ用MOSトランジスタやリセット用のMOSトランジスタを、カラム選択信号CSLiを強要するビット線について共用化させてもよい。ビット線をプリチャージ又はリセットするとき、つまりゅR又はゅPが"H"となるとき、ゅPRを"H"とする。この例では信号ゅPRが別に必要となるが、リセット用又はプリチャージ用のMOSトランジスタの数を減少させることができる。

【0115】また、第5の実施例以降ではビット線充電 回路と終電電圧電源線との間に不良ビット教済のための ヒューズを設けたが、これらの実施例と第3、第5の実 施例とを併用して用いることも可能である。

【0116】以上、第1~第6の実施例を用いて、書き 込みベリファイの時間を短縮するための種々の回路構成 を説明してきた。続いて、消去ベリファイに本発明を用 いた実施例を説明する。

【0117】図50は本発明の第7実施例に係るNAND型EEPROMを用いた不揮発性半導体メモリ装置を示すプロック図である。メモリセルアレイ1に、データ書き込み、読み出し、書き込み及び消去ベリファイを行うためのセンスアンプ兼ラッチ回路2が接続されている。メモリセルアレイ1は、複数個のページからなるプロックに分割されている。このプロックが最小消去単位となるものである。センスアンプ兼ラッチ回路2は、データ入出力パッファ6につながっている。アドレスパッファ4からのアドレス倡号がカラムデコーダ3に入力される。カラムデコーダ3からの出力がセンスアンプ兼ラッチ回路2に入力される。メモリセルアレイ1に、制御ゲート及び選択ゲートを制御するためにロウデコーダ5

が接続されている。メモリセルアレイ1が形成されるp型領域 (p型基板またはp型ウェル) の電位を制御するための基板電位制御回路7が、メモリセルアレイ1に接続されている。

【0118】ベリファイ終了検知回路8は、センスアンプ兼ラッチ回路2にラッチされているデータを検知し、ベリファイ終了信号を出力する。ベリファイ終了信号 は、データ入出力パッファ6を通じて、外部に出力される。

【0119】図51にセンスアンプ兼ラッチ回路2と、メモリセルアレイ1及びベリファイ終了検出回路8との、接続関係を示す。図51の回路では、センスアンプ兼ラッチ回路FFの第1の出力により制御される検知手段(検知用トランジスタQn12)が設けられている。検知用トランジスタQn12としてはEタイプnチャネルMOSトランジスタが用いられている。このトランジスタQn12は、各ピット線BLiに接続された各センスアンプ兼ラッチ回路FFにそれぞれ設けられている。各検知用トランジスタQn12は、図51に示すように、そのドレインをセンスラインVDTCEに共通に接続することにより、並列に設けられる。

【0120】次に、図52のフローチャートを用いて先ず消去動作を説明する。消去のコマンドが入力されると、消去ベリファイサイクルにはいる。もし消去状態にあることが検出されると、その時点で消去終了となる(ステップ101のYES)。ステップ101でメモリセルが消去されていないことが検知されると、消去動作にはいり(ステップ102)、その後ベリファイ動作を行う(ステップ103)。ベリファイNGであれば、所定の回数消去及びベリファイを繰り返す(ステップ104)。

【0121】次に、消去の確認動作について説明する。
① 消去動作では、メモリセルが形成されるp型領域 (p型基板又はpウェル)に高電圧(例えば20v)を与え、制御ゲートにVSSを与える。これによって、メモリセルのしきい値は負の方向にシフトする。

- ② 次にメモリセルのデータを読み出す。 Φ F の "H" の状態で、まずΦ s p を "H"、 Φ s n を "L"、 Φ r p を "H"、 Φ r n を "L"として、 C² MOSインパータを非活性とする。この後、 / Φ P を "L"としてピット線をVCCにプリチャージする。次に、選択された制御ゲートをVSSに、非選択の制御ゲートをVCCに、選択された選択ゲートをVCCに、一定時間保持する。このとき、選択されたメモリセルが消去されて負のしきい値を持っていれば、セル電流が流れ、ビット線はVSSになるまで放電される。
- ③ 次に、Φspを"L"、Φsnを"H"とし、ビット線電位を検知する。そして、Φrpを"L"、Φrnを"H"とすることによってデータをラッチする。
- ④ その後検知用トランジスタを用いて、ベリファイが

完了したか確認する。センスラインVDTCEは、前述のように、複数個のセンスアンプ兼ラッチ回路の検知用トランジスタのドレインに、共通に接続されている。もし全てのメモリセルが負のしきい値を持つならば、センスラインVDTCEは"H"になる。この場合は次のページの確認をする。1つでも正のしきい値のセルが残っていれば、VDTCEは"L"状態になる。その場合は、VDTCEが"H"であると検出されるまで、消去を繰り返し行う。検出結果は、データ入出力ピンまたはREADY/BUSYピンから、外部に出力される。

【0122】本実施例では、データは1ページずつ確認された。しかしながら、1NANDプロック内の全ページに対して、1度に確認動作を行ってもよい。この場合には、選択されたプロック内の全制御ゲートにVSSを与え、この状態で読み出し動作を行う。このとき1つのメモリセルでも正のしきい値のものが残っていれば、そのビット線は放電されないことから、上記実施例と同じ方法で、検知可能である。

【0123】また、制御ゲートに与える電圧は、必ずしも、VSSレベルである必要はない。マージンを含める意味で、負の電圧を与えてもよい。また、制御ゲートにはVSSを与えて、ソースまたはソースとp型基板またはpウェルとに正の電圧を印加して、疑似的に、制御ゲートに負の電圧が印加された状態を作り出してもよい。また、検知用トランジスタのソースとVSSとの間にヒューズを設けても良い。不良ビット線に対応する、あるいはリダンダンシー用ビット線のうちの使用されないものに対応する、センスアンプ兼ラッチ回路のヒューズを切断しておけば、動作上問題ない。以上のようにして、消去の状態を検知することができる。

【0124】また、これらの動作をシステム的に制御することもできる。この場合システムは、NAND型EEPROMのプロックごとに、そのプロックが消去状態にあるか否かを記憶した管理テーブルを有する。ホストシステム、又は、不揮発性半導体メモリ装置の制御を行うコントローラは、消去を行う際、NAND型EEPROMの消去対象のブロックが、消去状態にあるかどうかを検知するため、まず管理テーブルを参照する。参照結果が、未消去であれば消去を行う。消去済を示す場合にはさらなる消去動作を行わないようにしてもよい。

【0125】また、消去の確認は書き込み動作前にも有効である。書き込み動作の前に、これから書き込もうとする領域が消去されているかどうか確認してもよい。この場合には、プロック単位に行ってもよいし、ページ単位で行ってもよい。

【0126】図51において、書き込みベリファイ動作は、従来のものとほぼ同様であるので、詳しい説明は省略する。

【0127】図53に、本発明の第8実施例を示す。基本構成は図50と同じである。この第8実施例では、セ

ルアレイが2個のブロック1A, 1Bに分けられ、これらのセルアレイブロック1A, 1Bに共通のセンスアンプ兼ラッチ回路2が設けられている。図54はそのセンスアンプ兼ラッチ回路の構成を示している。EタイプnチャネルMOSトランジスタQn16, Qn17と、EタイプpチャネルMOSトランジスタQp7, Qp9とで、フリップフロップFFを構成している。EタイプnチャネルMOSトランジスタQn14, Qn15は、FFのイコライズ用トランジスタである。Qn27, Qn28は検知用トランジスタである。

【0128】EタイプnチャネルMOSトランジスタQn18と、EタイプpチャネルMOSトランジスタQp8とは、FF活性化用トランジスタである。EタイプnチャネルMOSトランジスタQn19とQn20は、FFの2個のノードN1、N2とセルアレイブロック1A、1B内のピット線との接続用トランジスタである。Qn25、Qn26はピット線のプリチャージ、リセット用のトランジスタである。Qn21~Qn24はピット線とVCC配線との接続用トランジスタである。

【0129】このような構成の消去後のベリファイ動作について説明する。ここでは、メモリセルアレイ1Aのビット線BLaiが選択されている場合について説明する。

【0130】まず、ピット線BLaiが3vに、BLbiが2v(リファレンス電位)にプリチャージされる。その後、プリチャージ信号のPAとのPBとが"L"となって、ピット線BLaiとBLbiがフローティング状態になる。次に、選択された制御ゲートをVSSに、非選択の制御ゲートをVCCに、選択された選択ゲートをVCCにして、一定時間保持する。イコライズ信号によってCMOSフリップフロップがリセットされた後、のA、のBが"H"となって、ノードN1、N2がそれぞれピット線BLaiが院み出される。での後、作知のNが"H"となってピット線BLaiが院み出される。読みだしたデータはラッチされる。その後、検知用トランジスタQn27によって、一括検知される。

【0131】次に、メモリセルアレイ1Bのビット線BLbiが選択されているとする。まず、ビット線BLbiが3vに、BLaiが2v(リファレンス配位)にプリチャージされる。その後、プリチャージ信号のPAとのPBが"L"となって、ビット線BLaiとBLbiはフローティング状態になる。次に、選択された制御ゲートをVSSに、非選択の制御ゲートをVCCに、選択された選択ゲートをVCCにして、一定時間保持する。イコライズ信号によってCMOSフリップフロップがリセットされる。この後、のA、のBが"H"となって、ノードN1、N2がそれぞれビット線BLai、BLbiが接続される。のPが"L"、のNが"H"となって、ビット線BLbiが読み出される。読み出したデー

タはラッチされる。その後、検知トランジスタQn28 によって一括検知される。

【0132】メモリセルアレイ1Aの書き込みベリファイ時には、Qn28を、検知トランジスタとして用いる。メモリセルアレイ1Bの書き込みベリファイ時には、Qn27を検知トランジスタとして用いる。この様に、メモリアドレスと消去・書き込みのモードに応じて、そのベリファイ動作時に、いずれの検知トランジスタを用いるかを制御する。これによって、ベリファイ動作を、1個の検知トランジスタによって、行うことができる。

【0133】図55は、本発明の第9実施例を示す。図51の第7実施例では、センスアンプ兼ラッチ回路の両方のノードに、各々検知用トランジスタを接続していた。これに対し、第9実施例では、その回路の片方のノードにp型検知用トランジスタとn型検知用トランジスタを接続している。書き込みベリファイ時には、放来どうり、n型検知用トランジスタを用いる。消去ベリファイ時には、p型検知用トランジスタを用いる。消去ベリファイ時には、p型検知用トランジスタを用いる。消去ベリファイ時には、p型検知用トランジスタを用いる。により、p型検知ードに"H"がラッチされ、ビット線と反対側のノードには"L"がラッチされ、ビット線と反対側のノードには"L"がラッチされ、ビット線と反対側のノードには"L"がラッチされる。これにより、p型検知用トランジスタはON状態になり、VDTCEは"H"レベルとなる。この電位を検知し、再び消去動作を行う。

【0134】図56には、本発明の第10実施例を示す。図54の第8実施例では、センスアンプ兼ラッチ回路の両方のノードに各々検知用トランジスタを接続していた。これに対し、実施例では、その回路の片方のノードにp型検知用トランジスタとn型検知用トランジスタを接続している。メモリセルアレイ1Aの書き込みベリファイには、Qn28のn型検知用トランジスタを用いる。メモリセルアレイ1Aの消去ベリファイには、Qp29のp型検知用トランジスタを使用する。メモリセルアレイ2Aの書き込みベリファイには、Qp29のp型検知用トランジスタを用いる。メモリセルアレイ2Aの消去ペリファイには、Qn28のn型検知用トランジスタを用いる。

【0135】以上、消去ペリファイに本発明を用いた実施例を説明した。この構成も上述の書き込みペリファイと同様に、NOR型のセルに対しても適用可能であることは言うまでもない。

【0136】このように、本発明を消去ベリファイに用いることにより、以下のような効果が得られる。すなわち、消去ベリファイ動作を、データを外部に読み出すことなく高速に行うことが出来る。さらに、セルアレイが2個のブロックからなる場合には、一つの検知手段を、一方のメモリセルアレイブロックの消去ベリファイと、他方のメモリセルアレイブロックの鲁き込みベリファイとに用いることが出来る。これにより、一括ベリファイ

回路の面積を縮小化することができる。さらに、消去動作に先立ち、選択されたプロックが消去状態にあるか否かを検出する手段を設けた。このため、掛き換え処理等の際に不要な消去動作を行わなくても済む。これにより、高速化とともに信頼性を高めることができる。

【0137】続いて、一つの一括ベリファイ手段で、消去ベリファイと書き込みベリファイとを兼用される第1 1実施例を説明する。

【0138】この実施例の特徴は、以下の点にある。即ち、プログラムベリファイ及びイレーズベリファイを、256バイト分について同時に一括でリードして、OKかNGかを判定するために、一括ベリファイ制御回路BCを設けた。さらに、データレジスタ回路DRを、一括ベリファイを可能なものに構成すると共に、プログラムベリファイ後にプログラムベリファイNGとなって再プログラムを行うとき、プログラム完了ピットには再び告き込まないような構成とした。さらに、データレジスタ回路DRを上記の如くに制御するための再プログラム制御回路RPCを設けている。

【0139】以下に、図57のEEPROMについて全般的に説明する。図57のEEPROMは、8ビット分の出力を有するバイト構成かつ1ページ256バイトの構成のものを示している。メモリセルは、メモリセルアレイMCAの中にm行×256バイトのマトリクス状に配置されている。つまり、ローデコーダRDからはm本のワードラインがでている。さらに、各バイトにおいては、8行のメモリセルを縦につないだ8NANDセルBCの8個を行方向に並べて1つのNANDセル行ユニットRUを構成し、この行ユニットRUの(m/8)個をカラム方向に並べている。各ユニットRUにおいて、各8NANDセルBCのドレインは対応するビット線BLに接続され、ソースは全て共通にVssに接続されている。

【0140】また、各ユニットにおいて、縦に並ぶ8個のメモリセルの制御ゲート及び2つのセレクトゲートは、8本のワードラインWL及びSGD, SGSを介してローデコーダRDに接続される。

【0141】各ピットラインBL′OOはリード時及び 審き込み時にデータをラッチするためのデータレジスタ 回路DRへ接続されている。このデータレジスタ回路D Rからは、ピット線BL′OOの電位が高いか低いかに 対応して増幅した出力IOとその反転信号NIOの2種 類の信号が出力される。このIO、NIOの信号は、カ ラムデューダCDI、CDIIの出力信号によってオ ン、オフさせられるカラムゲートトランジスタCGTを 介して、共通IOパスラインI/OBUSへ入力され る。また、各共通IOパスラインI/OBUSから、信 号1O、NIOはセンスアンプ回路S/Aへ入力されて いる。センスアンプ回路の出力信号は*は、出力バッフ ア回路I/OBUFへ入力される。 【0142】また、各ビット線BLには、暮き込みの時にピット線BLを高電位にするための掛き込みプリチャージ回路WPC、リード時にピット線BLをプリチャージするためのリードプリチャージ回路WPCは、ドレインに信号BLCRLが、ゲートに信号BLCDが、他の一端(ソース)にピットラインが接続された、nチャネルタイプのトランジスタTW₁で構成されている。また、リードプリチャージ回路RPCは、一端に電源 V_{DD} が、ゲートに信号PREが他端にピットラインが接続されたトランジスタTR₁と、一端にピットタンジスタTR₂で構成されている。

【0143】データレジスタ回路DRは、2つのインバ ータIV1, IV2で構成されるラッチ回路と、信号B LCDがゲートに入力されると共にメモリセルのピット 線に接続されているトランジスタTTとを有する。さら に、2つのインパータIV1、IV2の各々の出力端子 に接続される2つのトランジスタTpv, Tpvを有する。 トランジスタTpvの一端には信号IOが加えられ、ゲー トには信号PROVERIが入力されている。トランジ スタTRVの一端はNIOに接続され、ゲートには信号E RAVERIが入力されている。これらのトランジスタ Tpy, Tpyの各他端は互いに共通にトランジスタTiaの ゲートに接続されている。このトランジスタTィィの一端 はVssに接続され、他端は一括ベリファイ制御回路BB Cへ入力されている。また、トランジスタ T_{11} , T_{12} を 有する。トランジスタTiはnタイプで、その一端は電 源BLCRLに接続され、ゲートには信号NIOが入力 され、他端はトランジスタT」。の一端に接続されてい る。トランジスタT12のゲートには、再プログラム制御 回路RPCCの出力信号PVが入力される。トランジス otag
o

【0144】一括ベリファイ制御回路BBCは、信号PROVERI及び信号ERAVERIが入力される2入力NOR回路NOR1を有する。そのNOR回路NOR1の出力信号はトランジスタ TP_1 , TN_1 のそれぞれのゲートに入力される。トランジスタ TP_1 の一端へ接続される。トランジスタ TN_1 の一端へ接続される。トランジスタ TN_1 の他端は V_{SS} に接続されている。トランジスタ TP_1 , TN_1 の中点は、各データレジスタ回路DR内のトランジスタ T_{14} にそれぞれ接続されている。ロインパータIV3の入力側に接続されている。このインパータIV3の出力信号PEOKは、ベリファイ時にOKか否かの判定信号として、IOバッファ回路(図示せず)を介して外部へ出力される。

【0145】再プログラム制御回路RPCCは、インバータ IV_{RP} とフリップフロップ回路FF $_{RP}$ とを有する。インバータ IV_{RP} には信号PROVERIが入力される。インバータ IV_{RP} の出力信号と反転信号がフリップ

フロップ回路FF_{RP}内の2つのNOR回路のそれぞれに 入力される。フリップフロップ回路FF_{RP}の出力信号P Vは、データレジスタ回路DR内のnチャネルトランジ スタ T_{12} のゲートに制御信号として入力される。

【0146】次に、このように構成されるEEPROMの動作を説明する。消去時には、イレーズ用の昇圧回路SU6により昇圧した高配圧(20V程度)をメモリセルが形成されている基板(p-well)へ印加する。これと共に、ローデコーダRDにより制御してワードラインWL1~WLm及びセレクトゲートSGD、SGSを"0"Vにして、浮遊ゲートから基板へ電子を抜くことにより消去する。

【0147】次に、リード動作について説明する。ロー デコーダRDにより、選択対象のセルを有する行ユニッ トRUのセレクトゲートSGD、SGSを"H"レベル にして選択する。さらに、対象とするセルを、そのワー ドラインWLを"O" Vにすることにより、選択する。 この状態とした後、信号PREとして所定のパルス信号 を加え、トランジスタTR、をオンして、ピット線BL を "H" レベルにプリチャージする。この時、 競み出す べきメモリセルに"0"データが書かれているときに は、そのメモリセルはオフして電流を流さない。このた め、ピット線BLのレベルは"H"レベルを維持し、そ のレベルHはデータレジスタ回路DRにラッチされる。 一方、選択セルに"1"データが書かれているときに は、メモリセルはオンする。このために、ピット線BL のレベルは"1"レベルになり、そのレベルがデータレ ジスタ回路DRにラッチされる。このとき、選択された (Lレベルとされた) ワードラインに接続される256 パイト分のすべてのデータが、各々のピットラインに接 続されたデータレジスタ回路DRによりラッチされる。 そして、カラムアドレスパッファCABへ加えるカラム アドレスA。を"OO"から"FF"までシリアルに変 化させることにより、バイト1~256中のカラムゲー トトランジスタCGTが順次にオンして、共通バスライ ンIOパスを介してデータが順次リードされる。

【0148】この時、NANDセルの構造上、メモリセルのオン電流は数μA程度と非常に少なく、その充放電には数μsec 程度の時間がかかる。しかしながら、一旦データを読み出し、データレジスタ回路DRに取り込んでしまえば、共通バス線I/OBUSを介してデータを出力するだけであるので、百nsec程度の高速アクセスが可能となる。

【0149】次に書き込み動作を説明する。書き込み動作を説明するためのタイミングチャートを図58に示した。

【0150】プログラムコマンドPCが入力されるとプログラムモードになる。このとき、データレジスタ回路 DRのトランスミッショントランジスタTTを制御する 信号BLCDが "L" レベルとなり、トランジスタTT がオフする。また、これとともに、昇圧回路SUが動作し初め、次第に書き込みプリチャージ回路WPCに入力される信号BLCRL、BLCUが昇圧していき、10 V程度まで上昇する。このとき、メモリセルアレイ群の中のピット線BL'OOも、BLCRLの上昇とともに、電位上昇する。このとき、選択されたWLは20V程度の高電位に、NANDセル群のソース側のセレクトゲートトランジスタのゲートは0Vに、他のゲートは10V程度の中間レベルにそれぞれ設定される。

【0151】この状態で、カラムアドレスA。を順次変 化させ、書き込みデータをデータレジスタ回路DRへ入 力していく。このとき、データレジスタ回路DRへ入力 された書き込みデータはそこにラッチされる。256パ イト分の書き込みデータがそれぞれデータレジスタ回路 DRヘラッチされると、信号BLCUが"L"レベルと なって書き込みプリチャージ回路WPCはオフする。こ れとともに、信号BLCDが10V程度に迄上昇してト ランジスタTTがオンし、ビットラインBL′〇〇とデ ータレジスタ回路DRが接続される。このとき、データ レジスタ回路DRに供給される電源VBITも10V程 度に迄上昇する。この回路DRに"1"レベルがラッチ されていれば、ビット線BLの高レベルがそのまま維持 される。また、この回路DRに"0"レベルがラッチさ れていれば、プリチャージしたビット線BLのレベルは 放電されて "L" レベルになり、浮遊ゲートへの電子の 注入が起る。このようにして、256パイト分の書き込 みが同時に行われる。

【0152】以下に、プログラム→プログラムベリファイ→再プログラムの各動作を、図59に示すタイミングチャートを参照しながら説明する。

【0153】第1回目のプログラム動作は、図58と同 様である。即ち、プログラムコマンドPCが入力されて プログラムモードになると、制御信号BLCDが"L" レベルとなり、データレジスタ回路DR中のトランスミ ッショントランジスタTTがオフして、データレジスタ 回路DRがピット線と切り離される。また、これととも に、昇圧回路SU1~SU6が動作し始め、書き込みプ リチャージ回路WPCに入力される信号BLCRL, B LCUが次第に昇圧して10V程度に達する。このと き、メモリセルアレイMCA中のピット線の電位も信号 BLCRLの上昇とともに高電位まで上昇する。このと き、選択されたWLは20V程度の高電位に、NAND セル群内のソース側のセレクトゲートトランジスタT。 のゲート (セレクトラインSL2) は"0" Vに、他の トランジスタT, のゲート(セレクトラインSL1)は 10 V程度の中間レベルに設定される。

【0154】この状態においてカラムアドレスA。を順 次変化させ、あるパイトnについて8ピットの書き込み データを8つのデータレジスタ回路DRへ入力し、ラッ チする。これを256回繰り返して、256パイト分の 掛き込みデータを全てのレジスタ回路DRにラッチす る。この後、信号BLCUが"L"レベルとなり、書き 込みプリチャージ回路WPCがオフする。これととも に、信号BLCDが10V程度にまで上昇することによ りトランジスタTTがオンしてピットラインとデータレ ジスタ回路DRが接続される。このとき、データレジス 夕回路DRに供給される電源VBITも10V程度にま で上昇する。データレジスタ回路DRに"1"レベルの データがラッチされていれば、ピット線のレベルは高レ ベルのままに維持される。また、データレジスタ回路D Rに "0" レベルがラッチされていれば、プリチャージ 済のピット線の高レベルは放電により低下して"L"レ ベルになり、選択したメモリセルにおいて浮遊ゲートへ 電子の注入、つまり"0"データの書き込みが起る。こ のような書き込みは、256パイト分について同時に行 われる。ここまでの書き込み動作は図58の場合と同じ

【0155】次に、上記の書き込みが終了すると、ベリ ファイコマンドVCが入力されて、プログラムモードが 解除される。信号BLCDは"O" Vとなり、BLCR Lは"5"Vに、信号VBITは5Vになるとともに、 リセット信号RSTによりピット線が放電される。この とき、本実施例ではデータレジスタ回路DR内のラッチ データはリセットしないようにしている。即ち、書き込 みデータはデータレジスタ回路DR内にラッチされたま まの状態となる。この状態で、リードプリチャージ回路 RPCにHレベルの制御信号PREが加えられ、ピット 線がプリチャージされる。今、"0"データをライトし た場合を考える。データレジスタ回路DR内のラッチ回 路により、信号IOは"1"レベルとなり、その反転信 号NIOは"O"レベルとなっている。このとき、プロ グラムベリファイモードになると、データレジスタ回路 DR内のトランジスタT₁₂はオン状態となるが、トラン ジスタT」は、それのゲート信号のレベルが "0" レベ ルのためオフしており、このパスからのピット線への充

【0156】このような"0"ライト動作後に、書き込みNGとなった場合と、OKとなった場合の2通りが存在する。即ち、OKとなった場合は、メモリセルのしきい値電圧は正方向へシフトしており、このためプリチャージされた電位はそのまま保持される。そして、トランスミッショントランジスタTTを制御する信号BLCDが"1"レベルとなることによりデータレジスタ回路DRとビット線が接続され、今迄"0"レベルであったNIOの電位が、高電位に充電されたビット線により、

"1"レベルに充電される。従って、信号PROVER I が入力されるトランスミッショントランジスタTTを介して"0"レベルがトランジスタ T_{14} のゲートに入力され、トランジスタ T_{14} はオフ状態となる。

【0157】これに対して、書き込みNGとなった場合

を考える。即ち、"0"ライトしたにもかかわらず、メモリセルのしきい値電圧は負方向に存在し、このためプリチャージされつつ、電位は"0"レベルへ放電されてしまう。そして、トランスミッショントランジスタTTを制御する信号BLCDが"1"レベルとなることによりトランジスタTTがオンして、データレジスタ回路DRとピット線とが接続される。しかしながらこのときは、NIOの電位は"0"レベルのままとなり、トランジスタ_T14のゲートには"1"レベルの信号が入力され、トランジスタT₁₄はオン状態となる。

【0158】次に"1"データをライトした場合を考える。"1"ライト時は、データレジスタ回路DR内のラッチ回路により、信号IOは"0"レベル、信号NIOは"1"レベルとなっている。

【0159】この状態でベリファイ動作を行うと、データレジスタ回路DR内のトランジスタ T_{11} はオン状態となる。このため、トランジスタ T_{11} , T_{12} を介してビット線はベリファイ動作中充電され続ける。リードプリチャージ用のトランジスタ T_{R_2} は、リード時にメモリチルがオンした時のオン電流により"0"レベルに放電されるように小さいコンダクタンスgmに設定される。しかし、トランジスタ T_{11} , T_{12} のコンダクタンスgmは、"1" ライト後のベリファイ動作によって、常にビット線を"1"レベルに充電するように、大きな値に設定されている。即ち、トランジスタ T_{14} のゲートには"0"レベルの信号が入力されることになる。

【0160】また、"1"ライトしているにもかかわらず、メモリセルのしきい値が誤書き込みにより高くなってしまうというケースも考えられる。このような場合には、ベリファイ動作を行っても、やはりトランジスタT14のゲートには"0"レベルの信号が入力される。このため、上記の場合と区別がつかないという問題がある。しかしながら、このような誤書き込みの有無は、製品出荷時のテストにより選別される。このため、このような誤書き込みについては、実使用上は、ほとんど考えなくていいことになる。

【0161】このようにして、各ピット線ごとに接続されるデータレジスタ回路DR内のトランジスタT₁₄のゲートには、ベリファイ動作を行って読み出したデータに対応して"0"レベルもしくは"1"レベルが入力される。即ち、プログラムNGのピットが1つでも存在すると、トランジスタT₁₄のゲートへの入力信号は"1"レベルとなる。このため、トランジスタT₁₄はオン状態となり、信号PEOKは"1"レベルとなり、ベリファイNGを示す。

【0162】この時には新たにプログラムコマンドPC IIを入力して、再プログラムを行う。この再プログラ ムの時は、第1回目のプログラム時と異なり、データレ ジスタ回路DR内のラッチデータのうち、プログラムO Kのピットのデータは"1"ライトデータに変わってい る。従って、NGのピットについてのみ、"0"ライトが行われる。即ち、プログラムを行った結果プログラム OKとなったピットに対しては、それ以上の追加番き込みは行わず、よってそれ以上のしきい値電圧の上昇も起らないことになる。このようにして、再プログラムを何回か行い、すべてのピットがプログラムOKとなると、トランジスタのゲート信号はすべて"0"レベルとなる。このとき初めて信号PEOKは"0"レベルとなり、プログラムは終了する。

【0163】上記の本発明の方法を用いると、ベリファ イ時に、カラムアドレスを順次変化させることなしに、 一括してペリファイ動作を行える。このため、ペリファ イ時間を短くでき、ひいては、プログラム時間の短縮に つながる。また、ベリファイNGのとき再プログラムを 行うに当り、プログラム完了ビットに対しては再びプロ グラムしないようにしている。このため、しきい値電圧 の分布を小さくでき、リードマージンの向上が図れる。 図60は本発明を用いた時の書き込み動作時のV+n分布 を示したものである。消去した状態から書き込みを行う に当り、書き込みの速いメモリセルFMCはベリファイ OKとなっても、遅いセルSMCはNGとなる。この状 態で再プログラムを行うとき、ベリファイOKのメモリ セルにはそれ以上追加書き込みは行わない。このため、 しきい値の上昇は起らない。即ち、書き込みの遅いセル SMCがベリファイOKとなった時点でのしきい値電圧 の分布幅はV_{+b}DBせまくできる。これにより、リード マージンRMも充分に確保できることになる。

【0164】上記説明は、プログラム動作をベースに説明したが、消去動作のときも、消去OKか否かの読み出し動作も、プログラムベリファイの時と同じように、一括で行うことができる。即ち、消去ベリファイ時は、信号NIOをトランジスタT₁₄に入力するようにしている。このため、消去OKのときに信号PEOKが"0"レベルとなり、一括ベリファイが可能となる。

【0165】図61にイレーズモードでのフローチャートを示す。この図61からわかるように、イレーズモードにおいて、イレーズ動作自身は従来と同一であるが、ベリファイ動作が一括でできる。このため、ベリファイ時間の短縮が可能となる。

【0166】なお、図57中、I/O BUFは出力回路であり、その詳細は、例えば、図62に示される。

【0167】従来例を示す図63は、複数のメモリセルが、メモリセルアレイとして、m行×256パイトのマトリクス状に配置されているアレイの一部を示している

【0168】ビット線は、通常、数1000オングストロームの厚さのA1膜で形成され、そのピッチは数 μ m ビッチで配列される。このため、隣接するビット線とビット線との間にも層間容量が存在する。同図に、ビット線BL1とビット線BL2の層間容量を C_{23} として示す。また、ビット線はメモリセル上に配線されるため、対基板容量も、存在することになる。これを C_1 , C_2 , C_3 として表わしている。また、メモリセルは、選択トランジスタを介して、ビット線に接続されている。そのため、選択トランジスタのジャンクション部分にも容量が存在する。これを C_{11} , C_{21} , C_{31} として表わす。

【0169】例えば、8192×256バイトのメモリ セルで構成される、16M NAND E² PROMを 例にとると、

ピット線と基板との間の容量 $C_1 = C_2 = C_3 = 0.3$ 9 p F 、

ビット線とビット線との間の層間容量C₁₂=C₂₃=0. 14 n F.

ジャンクション部の容量 $C_{1j}=C_{2j}=C_{3j}=0$. 11p F

となる。

【0170】メモリセルのデータを読み出す時は、ビット線を電源電圧Vccレベル迄プリチャージを行ない、プリチャージした電位が放電するか否かでなされることを前に説明した。即ち、"1"セルの場合、メモリセルがオンしてプリチャージした電位の放電を行なう。また、"0"セルの場合は、メモリセルはオフしたままのため、プリチャージした電位はそのまま保持される。今、隣接する3本のビット線を考える。ビット線BL1とBL3は"1"セル、ビット線BL2のみ"0"セルに接続されているとする。読み出す時は、ビット線BL2の放電はなされず、ビット線BL1とBL3が放電されることになる。この時、前記したような容量が存在するため、ビット線BL2は電位変動の影響を受ける。即ち、その影響により変位する電圧をΔVとすると、

$$\Delta V = \frac{2 C_{12}}{C_{2} + 2 C_{12} + C_{23}} Vcc$$

$$= \frac{2 \cdot 0. \quad 14}{0. \quad 39 + 2 \cdot 0. \quad 14 + 0. \quad 11} \cdot 5$$

となる。 = 1.79

【0171】このように、約1.8 Vの電位ドロップをおこすことになる。このことは、読み出し動作に限らず、プログラム時のベリファイ動作時でも同じことがあてはまる。プログラムベリファイ時の方が充分にひき込みがなされていないメモリセルが存在し得るため、動作マージンはさらに厳しくなる。

【0172】以下に、その説明を行なう。図64にプログラムベリファイ時のタイミングチャートを示す。

【0173】プログラムコマンドPC(図示せず)が入力されるとプログラムモードになる。このとき、データレジスタ回路DRのトランスミッショントランジスタTTを制御する信号BLCDが"L"となり、トランジスタTTがオフする。また、これと共に、昇圧回路SUが動作し始め、次第に書込みプリチャージ回路WPC(図55参照)に入力される信号BLCRL、BLCUが昇圧してゆき、10V程度まで上昇する。このとき、メモリセルアレイ群の中のピット線BLも、BLCRLの上昇と共に、電位が上昇する。このとき、選択されたWLは20V程度の高電位に、NANDセル群のソース側のセレクトゲートトランジスタのゲートは0Vに、他のゲートは10V程度の中間レベルにそれぞれ設定される。

【0174】この状態で、カラムアドレスACを順次変 化させ、書込みデータをデータレジスタ回路DRへ入力 していく。このとき、データレジスタ回路DRへ入力さ れた街込みデータはそこにラッチされる。256パイト 分の

書込みデータがそれぞれデータレジスタ回路DRに ラッチされると、信号BLCUが "L"となって冉込み プリチャージ回路WPCはオフする。これと共に、信号 BLCDが10V程度にまで上昇してトランジスタTT がオンし、ピットラインBLとデータレジスタ回路DR が接続される。このとき、データレジスタ回路DRに供 給される電源VBITも10V程度にまで上昇する。こ の回路DRに"1"がラッチされていれば、ビット線B Lの "H" がそのまま維持される。また、このデータレ ジスタ回路DRに "0" がラッチされていれば、プリチ ャージされたピット線のレベルは"L"になり、浮遊ゲ ートへの電子の注入が起る。このようにして、256パ イト分の啓込みが同時に行われる。

【0175】 書込みが終了すると、ベリファイコマンド VC (図示せず) が入力されて、プログラムモードが解 除される。 信号BLCDは5Vになり、BLCRLは0Vになり、信号VBITが5Vになり、これとともに、リセット信号RSTによりピット線BLが放電される。このとき、同時にデータレジスタDR内で告込みデータもリセットされる。

【0176】この状態で、リードプリチャージ回路RP C内のトランジスタTR1が制御信号PREによりオン して、ピット線がプリチャージされる。そしてメモリセ ルのデータを前記したように読み出し、書込みデータの ベリファイを行う。

【0177】即ち、ビット線の放電が十分になされた時 期を見計らって、信号Pv , BLCDを"H"レベルに することにより、ピット線の"L"及び"H"レベルを データラッチ回路DRへ転送し、再プログラムデータを ラッチしなおす。もし、ベリファイNGのとき、すなわ ち "0" 書き込んだにも拘らず "1" が読み出されたと きは、ビット線は "L" レベルになっている。このた め、そのまま"L"レベルがラッチされることになる。 再書き込みの時は、再び"0"ライトする。これに対し て、ペリファイOKのときは、ピット線は"H"レベル になっている。このとき、信号Pv, BLCDが"H" レベルとなると、ビット線の"H"レベルがデータラッ チ回路DRへ転送され、ラッチデータを"0"データか ら"1"データへ反転させる。即ち、再プログラムする 時は、"1"ライトするためしきい値電圧の上昇はおこ らない。また、"1"ライトしているビット線は、ベリ ファイ時 "L" レベルへ放電される。信号 Pv が "H" レベルになった時、トランジスタT、、はデータレジスタ DRの中に"1" がラッチされているためそのゲートが "H" レベルとなる。これにより、トランジスタT... T12を介してピット線が再び"H"レベルとなる。そし て、信号BLCDが "H" となると、ピット線の "H" レベルが再びデータラッチ回路DRにラッチされる。こ 「のようにして、"O"ライトしているビット線のうちN Gのピットについてのみ再プログラムを行なう。

【0178】しかしながら、このようなプログラムベリファイ動作を行うとき、以下のような問題点がある。次にその問題点について説明する。

【0179】図65は、隣接する3本のピット線に対する書き込みデータWDとベリファイデータVDの組み合わせを示した図である。

【0180】①は、ピットラインBL1、BL3に "1" ライト、ピットラインBL2に "0" ライトを行ない、"0" ライトしたピットが、ベリファイNGの場合を示している。即ち、ベリファイ動作において、プリチャージした電位は、3本のピット線とも "L" レベルに放電される。十分にピット線が放電されたころに、信号Pv が "H" レベルとなり、再プログラムデータの設定を行なう。即ち、ピット線BL1とBL3は "1" ライトしているため、前配説明の様に、トランジスタ T_{11} , T_{12} からの充電により "H" レベルとなる。このとき、トランジスタ T_{11} , T_{12} から、メモリセルを介して、電源VccからVssへ向う電流の直流パスが存在する。従って、メモリセルのgmに対して、トランジスタ T_{11} , T_{12} 0gmを充分に大きく設定し、その"H"レベルが充分に保証されるよう設定している。

【0181】また、ビット線BL2は"0"ライトNGのため、やはり"L"レベルに放電され、信号CONが"H"レベルとなっても、ビット線BL2は"L"レベルのままである。この時に、問題となるのは、"1"ライトしているビット線において、再プログラムデータ設定時、ビット線の電位を"L"レベルから"H"レベルへ再充電するところにある。即ち、前述の説明のように、やはり、隣接ビット線間のカップリングの影響により、ビット線BL2のレベルも持ち上がることになる(Tup)。例えば、トランジスタT11によるしきい値のドロップを考慮すると、電源電圧Vccが5Vのとき、OVから4V迄、持ち上がる。このとき、ビット線BL2のレベルは、

ΔV=0.358×4=1.4V だけ変化することになる。

【0182】また、"0"ライトしているメモリセルのしきい値分布のばらつきに起因して、所定のベリファイ後の電位レベルの分布もばらつくことになる。この様子を図66に示す。ベリファイ後のレベルは、"0" V迄完全に放電される場合と、1 V程度迄しか放電されない場合がある。このとき、前述のカップリングの影響を受けると、2、4 V迄電位が変動し、センスレベルをこえることになる。即ち、"0"ライトNGとなるべきメモリセルが、"0"ライトOKと誤って検知されることになり、メモリセルの動作マージンを減らすことになる。図65に示す②~⑧の組み合わせの例は、カップリングにより誤動作する様な組み合わせはない。

【0183】上記問題点を解決するための方法を以下に 説明する。プログラムコマンドが入力された後に、メモ リセルにデータが書き込まれる動作は、図64で説明し た動作と同一のため説明を省略する。異なるのは、プロ グラムベリファイ時の動作である。プログラムベリファ イモードとなると、信号PREによってピット線がプリ チャージされる。ピット線のプリチャージが終了する と、ベリファイリード動作を行なう。このとき、同時に 信号Pv も "H" レベルとする。これにより、"1" ライトしているピット線については、トランジスタT₁₁, T₁₂がオンするため、充電されることになる。従って、"L" レベルに放電されることなく、"H" レベルを保持することになる。そして、所定の時間の後、信号BL CDを "H" レベルとすることにより、ピット線の電位レベルをデータラッチ回路DRへ転送し、検知、ラッチする。即ち、"1" ライトしているピット線は常に

"H"レベルであり、"0"ライトしてベリファイ〇Kのピット線も"H"レベルとなる。また、ベリファイNGのピット線は放電されることとなる。このようにすると、前述のように、"1"ライトのピット線が放電されることがない。このため、再書き込みデータを設定するときに、"L"レベルから"H"レベルという、前述のような電位変化はおこらないことになる。

【0184】従って、カップリングの影響を受けることなくデータを検知できる。このため、データの検知を誤ることもなくなる。このことは図68に示されている。図68の①の組み合わせにおいて、図65で説明した①の場合と比較して、改善されていることが分かる。このことを、図69に、図66と対比させて図示する。前述のように、再書き込み設定時に、ピット線のカップリングの影響による持ち上がりがなくなるため、正しくデータを読み出すことができる。

【0185】図70は、再書き込み設定トランジスタ T_{11} , T_{12} の他の例を示す。 (a) は前述迄の説明に用いた例で、 (b) は他の例である。トランジスタ T_{11} として、0 V付近にしきい値電圧を持つトランジスタを用いることにより、ベリファイ時のピット線の "H" レベルを、Vccに近く設定できる。また、トランジスタ T_{12} のゲートに、昇圧した電位を入力することにより、さらに効果は上がる。即ち、電源電圧Vccに対し、電位ドロップ(しきい値ドロップ)する分が少なくなり、これにより読み出し動作により大きなマージンがでる。

【0186】図71~図77は、上記方法の実施に使用される一般的な回路図であるため説明は省略する。

【0187】このような方法で、ベリファイ動作を行な うことにより、ビット線のカップリングの影響を無視で きる。

【0188】上記説明では特に触れなかったが、プログラムベリファイ時には、"0"セルに対してマージンを得るために、0.5V程度メモリセルのゲートを持ち上げている。

【0189】前述のように、"1" ライトしているセルに対しては、ベリファイ動作のとき、常にトランジスタ T_{11} , T_{12} がオンして、電流を、メモリセルを介して、流していることになる。

【0190】メモリセルのソースは、メモリセルアレイの外で共通に接続され、消去時には20V程度の高電圧が印加され、プログラム時、リード時には、GNDレベ

ルに設定するためのVwell回路に接続される。即ち、ソースラインの配線抵抗が存在することになる。ベリファイ時、1セル当たり、10 μ A程度の電流を流したとする。約1ページについて"1" ライトしている時は、256パイト分のメモリセルについて電流が常時流れることになる。即ち、256×8×10 μ =20 mAとなる。

【0191】今、ソースラインに20Q程度の抵抗が存在したとすると、ソースラインの電圧は、0.4V浮くことになる。これに対して、1ページのほとんどについて"0"ライトしている時は、常時流れる電流はほとんど存在しない。従って、ソースの電位はほとんど上昇せず、GNDレベルとなる。即ち、書き込みパターンに起因して、プログラムベリファイ時のソースの電位が変わるという問題がある。

【0192】また、リード時は、常時流れる電流の経路は存在しないため、ソースのレベルはほとんどGNDレベルとなる。従って、書き込みパターンによりメモリセルの分布が異なり、メモリセルの動作マージンが異なることになる。また、1ページ分のセルのほとんどについて"1"パターンを書く場合、プログラムベリファイ時とリード時のソースの電位が異なるため、ベリファイはOKとなっても、実際にリードするとNGということになる。

【0193】図78にチップの榕成を示す。プログラム ペリファイ時、メモリセルのゲートをO.5V程度浮か す回路のグランドは、周辺回路のVssラインに接続され ている。また、メモリセルのソースラインは、Vwel1回 路へ接続される。従って、書き込みパターンによりメモ リセルのソースラインが浮いたとしても、ペリファイレ ベル設定回路のソースは浮かないために、ソースライン の電位に差がでることになる。このため、ベリファイレ ベルの設定を、ソースの浮きを見込み、1.0 Vに設定 したとする。書き込んだメモリセルのしきい値分布を 2. 5 V とすると、1ページのほとんどのセルについて "0"ライトしている場合、書き込んだメモリセルの上 限は (1 V+2.5 V=) 3.5 Vとなる。これに対し て、ほとんど"1"ライトしている場合は、ソースの電 位も0.5 V程度持ち上がるため、メモリセルのゲート は0.5 Vと等価になり、0.5 V+2.5 Vで、上限 のしきい値は3.0Vとなる。この違いは、AC特性の 違い、信頼性の違いとなる。

【0194】この点を解決するため図79に示すように、ベリファイレベル設定回路のソースを、トランジスタ T_A を介して、メモリセルのソースと共通に接続する。トランジスタ T_A のゲートには、プログラムベリファイ時 "H" レベルとなる信号 "PROVERI" が加えられる。このようにすると、プログラムベリファイ時に、ベリファイレベル設定回路のソースはメモリセルのソースと共通になり、そのため、メモリセルのソース電

位の変化をそのまま反映することができる。

【0195】従って、ソースが0.5 V 浮けば、出力館位も設定値に対して0.5 V 高くなり、このため常にメモリセルのソースとゲート間には、一定の電圧が印加されることになる。即ち、いかなるパターンを書いても、同一の分布を得られることになり、より高い信頼性を得ることができる。

【0196】図80はベリファイレベル設定回路を示 し、図81はVwell回路を示す。次に、別の回路構成で 第11の実施例(図55)と同様の効果を得られる、第 11の実施例の変形例を説明する。この変形例を示す図 82においては、第11実施例(図55)と同等の回路 には同一の符号を付している。図82には、1列分のメ モリセルアレイとそれに対する周辺回路を示している。 【0197】この変形例においては、第11実施例と異 なり、データラッチ回路DRを2つのデータラッチ回路 DR1, DR2を有するものとしている。第1のデータ ラッチ回路DR1は、IOとNIOとの間に直接逆並列 に接続された2つのインバータを有する。第2のデータ ラッチ回路DR2は、トランジスタT₃₁, T₃₂を介し て、IOとNIOとの間に接続された2つのインバータ を有する。トランジスタTai, Taoは信号SDICによ って制御される。さらに、第1、第2のデータラッチ回 路DR1, DR2の出力信号がイクスクルーシブノア回 路XNORに加えられている。すなわち、2つの入力信 号の論理レベルが一致している場合のみ "H" レベルと なる。このイクスクルーシプノア回路XNORの出力 は、信号VREADによって制御されるトランジスタT 21を介してIOに加えられる。この回路XNORの出力 の反転信号は、信号VREADによって制御されるトラ ンジスタT₂₂を介して、NIOに加えられる。図82で は、図55におけるトランジスタT₁₁、トランジスタT 12は必要ないので除去している。

【0198】図82の装置の読み出し動作及び消去動作は、第11実施例と同様なので、説明を省略する。

【0199】以下、審込み動作を説明する。プログラム助作は、前述したものと同様である。プログラムコマンドPCが入力されてプログラムモードになる。外部からは、コラムアドレスとページを示すページアドレスが入力される。このとき、信号BLCDが"L"となり、トランジスタTTがオフする。また、これと共に、昇圧回路SUが動作し始め、次第に告込みプリチャージ回路WPCに入力される信号BLCRL、BLCUが昇圧してゆき、10V程度まで上昇する。このとき、メモリセルアレイ群の中のピット線BLの電位も、BLCRLの上昇と共に上昇する。このとき、選択されたWLは20V程度の高電位に、NANDセル群のソース側のセレクトゲートランジスタのゲートは0Vに、他のゲートは10V程度の中間レベルにそれぞれ設定される。

【0200】この状態で、カラムアドレスACを順次変

化させ、髙込みデータをデータレジスタ回路DRへ入力 していく。このとき、データレジスタ回路DRへ入力さ れた街込みデータは第1のデータラッチ回路DR1にラ ッチされる。256パイト分の街込みデータがそれぞれ 第1データ回路DR1にラッチされた後、信号BLCU が"L"となって、書込みプリチャージ回路WPCはオ フする。さらに、佾号SDICが"H"になるとトラン ジスタTai、Taoがオンし、第2のデータラッチ回路D R2に書込みデータがラッチされる。続いて、信号SD ICが "L" になりトランジスタT31、T32がオフにな る。信号SDICを書き込みデータ入力と同時に"H" レベルとして、第1、第2のデータラッチ回路に同時に ラッチ動作をおこなってもよい。このとき、VREAD は "L" であるためトランジスタTol、Tooはオフして いる。これと共に、信号BLCDが10V程度まで上昇 ・してトランジスタTTがオンし、ピットラインBLとデ ータレジスタ回路DRが接続される。

【0201】このとき、データレジスタ回路DRに供給される電源VBITも10V程度にまで上昇する。第1のデータラッチ回路DR1に"1"がラッチされていれば、ビット線BLの"H"がそのまま維持される。また、この第1のデータラッチ回路DR1に"0"がラッチされていれば、プリチャージされたビット線のレベルは"L"になり、浮遊ゲートへ電子の注入が起る。このようにして、256バイト分の書込みが同時に行われる。

【0202】続いて、前述のように、プログラム動作が終了した後ベリファイコマンドCFが入力される。これにより、信号BLCDは0Vとなり、BLCRLは5Vに、信号VBITは5Vとなるとともに、リセット信号RSTによりビット線が放電される。このとき、書込みデータはデータレジスタ回路DR内の第2のラッチ回路DR2にラッチされたままの状態となる。この状態で、リードプリチャージ回路RPCに"H"の制御信号RPCが加えられ、ビット線がプリチャージされる。

【0203】続いて、信号BLCDが5Vになり、これにともない、リードデータが第1のラッチ回路にラッチされる。この時、第2のラッチ回路DR2にラッチされたデータとコンパレートを行う。続いて、信号BLCDは0Vとなり、データラッチ回路がメモリセルと切離される。続いて、信号VREADが5Vとなり、トランジスタ T_{21} 、 T_{22} がオンし、第1のラッチ回路DR1にコンパレート結果がラッチされる。このレベルは、図83に破線で囲んだ、書込みデータが"1"、ベリファイデータが"0"という条件でもエラー判定がされる。つまり、番込みデータが"1"、ベリファイデータが"0"という、第11の実施例では無視していた条件でも、ベリファイNG信号が出力される。

【0204】ベリファイリード動作は、第11実施例と 同様である。すなわち、プログラム動作から所定時間経 過後、ベリファイリードコマンドCFを入力すると、ベリファイ出力モードに入る。すると、/REを"H"→ "L"→ "H"→ "L"と順次に変化させることによって、カラムアドレスACが次々にインクリメントし、順次にラッチデータの内容を256バイト分(256回)出力する。図82の回路構成では、図83において説明した、コンパレートした結果が出力される。すなわち、ベリファイNGのピットに対しては"1"データが、それ以外のピットに対しては"0"データがパラレルに出力される。

【0205】以上には、コマンド入力により、プログラム、ベリファイ、再プログラムを行う方式で説明したが、プログラムコマンドを入力することにより、内部オート動作によりベリファイ動作、再プログラム動作を行い、PASS、FAIL判定を行うようにすることもでき、このようにすれば、さらに使いやすくなる。

【0206】図84、図85の基本概念プロック図を示す。プログラムオートコマンドはコマンドレジスタ回路 CRにより解説される。この回路CRの出力に基づいて、論理回路LOG1がパルス信号AUTOpules を出力する。信号AUTOpulesは、フリップフロップFF1に入力され、プログラムモード信号PROが"H"レベルの状態でラッチされる。

【0207】次にPROの信号が"H"レベルになることによりプログラムが開始される。所定のプログラム時間後、論理回路2からのプログラム終了信号PROEにより、フリップフロップFF1及びコマンドレジスタ回路CRをリセットする。プログラム終了信号PROEは、フリップフロップFF1に入力するとともにフリップフロップFF11にも入力され、ベリファイモードとなる。所定のベリファイ時間は、バイナリカウンターBC11によりカウントされる。

【0208】このとき、前記説明のようなベリファイ動作を行い、ベリファイOKか否かを判定する。もし、NGの場合は、プログラム回数をカウントするカウンタPNCのカウント値を1つ進めるとともに再プログラムを行う。OKの場合はpassとする。

【0209】このようにすることにより、オートプログラムコマンドを入力するだけでPASS、FAILの判定が可能となり、使いやすくなる。

【0210】上記説明はプログラム動作をベースに説明 したが、消去動作についてもまったく同様に考えること が可能である。

【0211】次に、ベリファイリードとオートプログラムの組み合わせについて説明する。再プログラムを所定の回数行っても、ベリファイがNGのままであると、そのページ(256パイト)はエラーとして扱われる。ここで、何ピットのセルがベリファイNGとなっているかを外部から識別することができる。ここではこれをベリファイリードモードと呼ぶことにする。以下、プログラ

ム→ペリファイリードの動作を図86のタイムチャートを用いて説明する。

【0212】プログラム動作は、前述したものと同様で ある。プログラムコマンドPCが入力されるとプログラ ムモードになる。外部からは、カラムアドレスとページ を示すページアドレスが入力される。このとき、データ レジスタ回路DRのトランスミッショントランジスタT Tを制御する信号BLCDが"L"となり、トランジス タTTがオフする(図55参照)。また、これと共に、 昇圧回路SUが動作し始め、次第に書込みプリチャージ 回路WPCに入力される信号BLCRL、BLCUが昇 圧してゆき、10 V程度まで上昇する。このとき、メモ リセルアレイ群の中のピット線BLの電位も、BLCR Lの電位上昇と共に上昇する。このとき、選択されたW Lは20V程度の高電位に、NANDセル群のソース側 のセレクトゲートトランジスタのゲートは0 Vに、他の ゲートは10 V程度の中間レベルにそれぞれ設定され る。

【0213】この状態で、カラムアドレスACを順次変 していく。図では/WEが入力データのラッチ信号とし て働いている。このとき、データレジスタ回路DRへ入 力された客込みデータはそこにラッチされる。256バ イト分の書込みデータがそれぞれデータレジスタ回路D Rにラッチされると、信号BLCUが "L"となって書 込みプリチャージ回路WPCはオフする。これと共に、 信号BLCDが10V程度にまで上昇してトランジスタ TTがオンし、ピットラインBLとデータレジスタ回路 DRが接続される。このとき、データレジスタ回路DR に供給される電源VBITも10V程度にまで上昇す る。この回路DRに"1"がラッチされていれば、ビッ ト線BLの "H" がそのまま維持される。また、このデ ータレジスタ回路DRに "O" がラッチされていれば、 プリチャージされたビット線のレベルは "L" になり、 浮遊ゲートへの電子の注入が起る。このようにして、2. 56パイト分の書込みが同時に行われる。

【0214】続いて、所定時間経過後、一括ベリファイコマンドVCではなく、ベリファイリードコマンドCFを入力するとベリファイ出力モードに入る。カラムアドレスACを次々にインクリメントさせ、順次ラッチデータの内容を256バイト分(256回)出力する。ベリファイNGのピットに対しては"1"が、それ以外のピットに対しては"0"がパラレルに出力される。

【0215】このように、一括ベリファイ回路を用いた 構成で、ベリファイNGかどうかをチップ外部に出力す ることができる。ここで、出力データは従来のような実 際にセルに書込まれたデータではなくて、再告込みをす べきかどうかを示すベリファイNG信号である。従っ て、外部にコンパレート回路などを持つ必要なしに、書 込みエラーのおきたセル数をカウントすることができ る。ペリファイリードで"0"が出力されたセルの合計が"1"ページ分でのペリファイNGの合計である。また、当然ではあるが、どこの番地でペリファイNGがあったかを特定することができる。

【0216】次に、ベリファイNGのカウントとECC(エラーコレクト回路)と組合わせた実施例を説明する。一般に、記憶データの信頼性を高めるため冗長セルを付加してエラーセルを補償する手法が使われている。例えば、256パイト(2Kピット)のページに対して64ピットの冗長ピットを設ける。これに冗長ピットのデータとしてハミングの距離を用いたハミング符号化を行うと、6ピットまでのデータ誤りを修正することができる。さらに一般的に、Mピットのデータ列に対してNピットの冗長ピットを追加すると、

$\sum_{n=1}^{T} C_i + 1 \leq 2^n$

を満たすTピットの誤りを修正できる。

【0217】ECC回路を有する実施例のフローチャー トを図87に示す。 む込み動作に入り、プログラムを開 始すると、1ページ(256バイト)分のデータが書込 まれる。さらに、エラーコレクト回路の64ビットの冗 長セルに冗長データが售込まれる。続いて、ベリファイ 動作に入り、ベリファイOKならば書込みが異常なく終 了したことになり、書込み動作が終了する。ベリファイ がNGであれば、次に、再プログラムが何回目かを示す カウンターと比較して、これが3回目以下であれば再プ ログラムを行う。再プログラムの設定回数 (この場合3) 回)を越えた場合、ベリファイリードを行う。ここで、 前述したように、1ページ分のNGビットの個数をカウ ントする。続いて、このカウント結果が所定の冗長ビッ ト数 (この場合64ビット) で修正することができるか を比較し、これが出来れば、書込みOKとなり、書込み 動作が終了する。また、NGピット数が冗長ピットでさ えも救えないほど大きければ뿀込みエラーとなる。

【0218】このようにすると、審込みNGビットが生じたとしてもECCで教済できる範囲内であれば書込みエラーとならない。従って、このように記憶装置を構成した場合、外部からみた書込みエラー数が従来と比較して大幅に低下する。とくに、経時劣化のあるEEPROMでは効果が顕著である。

【0219】また、上記のような構成でECC回路を付加した場合、NGビットがあるにも拘わらず書込みエラーとならないことがある。しかし、NGビットがECCで救済出来る範囲であるかを判定しながら、ECCの救済限界にどれほど近づいているかを知ることができる。例として、ECCの救済限界の8割がNGビットとなったとき、警告を発するようにすれば良い。とくに、経時劣化のあるEEPROMではチップの寿命を判定する手段となる。

【0220】さらに図55、図6に示した実施例に説明 したようにベリファイ動作は一括で行える。従って、ベ リファイ、を含めた告込み時間はそれほど長くならな い。

【0221】以上、ECCを付加した実施例を説明したが、これは、ワンチップで構成しても良いし、複数のEEPROMチップからなる記憶システムとして構成しても良い。効果はまったく変らない。また、冗長コードの生成法としてハミング方式を用いたが、これに限る必要はなく、リードソロモン式符号化法、HV符号化法、ファイアー符号化法、サイクリック符号化法等、種々の符号化法を用いても良い。

【0222】以上、アドレス制御を外部入力で行う方法で説明をおこなってきたが、以下にアドレスピンとデータ入力ピンを共通にした例を説明する。

【0223】図88にその一例を示す。ここで、ALE, NWP, CE, NWE, REは外部制御信号である。これらの信号はそれぞれ対応する入力ピンから入力され、チップの動作モードが決定される。また、制御回路からは、チップがアクセス可能か、不可能かを示す信号が、Ready /Busyピンを介して、外部に出力される。外部信号CLEはコマンド入力モードを決定する。外部制御信号CEはチップセレクト信号である。外部制御信号CEはチップセレクト信号である。外部制御信号NWEは、コマンド入力モード、アドレス入力モード及びデータ入力で、それぞれの入力データを取り込むクロック信号の働きをする。外部制御信号REは、データ読み出し時に入力されたアドレスから連続したアドレスを読みだす際の、アドレスインクリメントと、出力バッファのイネーブル機能を持つクロック信号である。

【0224】図88は書き込みを行う場合の外部制御モ ードを示すタイミングチャートである。ここで、まず、 コマンド入力モードで、シリアルデータ入力コマンド8 OHが入力される。これにより、チップは、プログラム 開始番地を入力するため、アドレス入力モードとなる。 アドレス入力モードでは、外部制御信号NWEの3ステ ップのクロックで、カラムアドレス及びページアドレス を、アドレスパッファに取り込み、各内部アドレス信号 を入力アドレスデータに対応した所定の論理レベルに決 定する。このときReady /Busy出力端子にReady 信号が 保持されるように構成されている。アドレス入力動作が 終了すると、信号SDICが "L" → "H" レベルに変 化する。このため、共通バスラインIOi/IOiB に、書き込みデータ及びその反転データが、I/O入力 端子より、転送される。次に、外部制御信号NWEが "L"レベルとなっている間、入力されたカラムアドレ スに対応するカラムデコーダ出力信号CSLnが"H" レベルとなる。このようにしてデータレジスタ内にデー タが転送される。

【0225】その結果、0番地からN-1番地までのデ

ータレジスタの内容は、イニシャライズされた時のデータ"1"となっている。N番地からN+j番地までのデータレジスタには、I/O入出力端子から入力された、データがラッチされている。

【0226】このデータ入力モード後、コマンド入力モードで、オートプログラムコマンド10Hを入力すると、チップはメモリセルへの書き込みを行う。

【0227】この後は、前記説明の動作(プログラム→ベリファイ→再プログラム)が自動的に行われる。

【0228】上記書き込み動作中は、Ready /Busy出力 始子よりBusy信号が出力される。所定の書き込み時間が経過すると、自動的にREADY信号が出力されるように設定されている。この書き込みモードが正常に終了したかの検知は、コマンド入力モードで70Hのフラグリードコマンドを入力して、ベリファイの結果(信号PEOK)を1/0入出力端子より読み出すことにより可能である。

【0229】図89は、前述した半導体メモリに、オートコマンドを用いずに書き込みを行う場合における外部制御信号の入力波形と、データ入力タイミングを示す。コマンド入力モードで、シリアルデータ入力コマンド80Hが入力される。これにより、チップはプログラム開始番地を入力するため、アドレス入力モードとなる。アドレス入力モードでは、前述の読みだしモードと同様に、外部制御信号WEが"L"レベルとなっている間に入力された、カラムアドレスに対応するカラムデータレジスタのラッチ内容は、共通バスライン上の書き込みデータラッチに書き込まれる。このようにして順次、書き込みデータがラッチされる。ラッチが終わると、プログラムコマンド"40H"が入力され、プログラムモードへ移行する。

【0230】次に、ベリファイコマンドを入力すると、ロウアドレスに応じたアドレスパッファ回路内の内部アドレス信号に対応したワード線が選択される。更に、所定のディレイ時間の後、選択されたワード線にコントロールゲートが接続された1ページ分のメモリセルデータが、ビット線を介して読み出され、データレジスタにラッチされる。次に、このデータレジスタの内容PEを、"H"→"L"→"H"と変化させ、カラムアドレスをインクリメントさせ、順次、データをチップ外部に呼び出す。読みだしたデータを、チップで、外部記憶書き込みデータとコンパレートする。これにより、どの番地で、何ビットがエラーとなったかを判定することができる。

【0231】図90にその書き込み、ベリファイ動作を行う場合の、外部制御信号の入力波形とデータ入力タイミングを示す。まず、コマンド入力モードで、シリアルデータ入力コマンド80Hが入力される。これにより、チップはプログラム開始番地を入力するため、アドレス

入力モードとなる。アドレス入力モードでは、前述の脱みだしモードと同様に、外部制御信号WEの3ステップのクロックで、カラムアドレス及びページアドレスを、各々のアドレスバッファ回路に取り込み、各内部アドレスデータに対応した所定の論理レベルに設定する。その後、外部制御信号WEが"L"レベルとなっている間に入力された、カラムアドレスに向かが"H"レベルとなる。これにより、データレジスタのラッチ内容は、共通パスライン上の書き込みデータに書き込まれる。このラッチへの上の書き込みデータをラッチする。このラッチが入力され、ブログラムモードへ移行する。このデータ書き込み時は、次のベリファイリードコマンドが入力されるまでの間、書き込みを行う。

【0232】次に、ベリファイコマンド(一括ベリファイ)を入力すると、前述の説明のように、一括ベリファイが行われる。次に、この状態で先述と同じように、REを "H" \rightarrow "L" \rightarrow "H"と変化させ、カラムアドレスをインクリメントさせ、順次、データをチップ外部に読み出す。

【0233】このようにすると、書き込みNGとなったビットからは、"0"データが、OKとなったビットからは"1"データが出力される。このため、疑似的ではあるが、不良ビット数を判定することができる。図91は図90に示したシステムの他の例である。ここでは、ベリファイリードコマンドの入力後に、REを動かし、カラムアドレスをインクリメントすることなく、フラグリードコマンド"70H"を入力し、プログラムOKか否かを出力する例を示した。このようにシステムを構成しても、Fail/Passの判定は可能である。

【0234】周知のようにNOR型のメモリセルへのデータの書き込みは、フローティングゲートへのホットエレクトロンの注入によりなされる。故に、書き込み時、1つのメモリセル当たり1~2mA程度の書き込み電流を消費する。このため、NAND E²型では可能であるが、NOR型では256パイト等のページ書き込みが行なえない。しかしながら、NOR型は、読み出しスピードが速い等のメリットを有することから利用されている。

【0235】NOR型は、E² 故に、オンボード上でのデータの書き換えが可能である。まず、アドレス指定を行ない、書き込みデータを入力し、メモリセルへ書き込みを行ない、次に書き込んだアドレスのデータを読みだし、データの比較を行ない、書き込みがなされたか否かを判定する。

【0236】ポード上でこのような動作を行わせる場合には、CPUが、データの書き込み、ベリファイ動作に必要な倡号を作ることになる。このため、この間、CPUが専有されてしまうという問題がある。

【0237】従って、書き込み、ベリファイ動作を、チップ内部でオート化をすることにより、CPUを開放する方法が一般的となっている。

【0238】この時、告き込みデータをラッチする回路と、読み出したデータをラッチする回路と、このデータを比較する回路とを設けた例もある(特願平3-125399)。この例ではパターンエリアが比較的大きくなり、チップサイズが大きくなるという問題がある。

【0239】以下に説明する実施例は、比較的小さなパターンエリアで、書き込みだけでなく、消去時にも使えるようにしたものである。

【0240】即ち、これまでに述べた実施例は、NAN D構造のメモリセルを例にしたものであるが、以下には、2層構造のNOR型のセルを用いた場合の一括ベリファイ方式について述べる。即ち、図92~図94に2層構造のメモリセル(EEPROM)の一例を示す。

【0241】図92はパターン平面図、図93は図92のB-B'線断面図、図94は図92のC-C'線断面図である。これらの図において、211は第1層目の多結晶シリコンからなる浮游ゲート(FG)である。212は第2層目の多結晶シリコンからなる制御ゲート(CG)である。この制御ゲート212はメモリセルのワード線として使用される。

【0242】また、213は、P型の基板である。214および215は、この基板214上に形成されたN*型拡散層からなるソース(S)及びドレイン(D)である。216は、コンタクトホールである。217は、このコンタクトホール217を介して、上記ドレイン216と接続されるアルミニウム層(ビット線BL)である。さらに、218は浮游ゲートトランジスタ分のゲート絶縁膜であり、厚さは100オングストロームである。219は、浮游ゲート211と制御ゲート12との間に設けられた絶縁膜であり、例えばO-N-O構造(Oxide-Nitride-Oxide)の3層構造膜で構成されており、厚さは酸化膜換算で約200オングストロームである。220はフィールド絶縁膜であり、221は層間絶縁膜である。

【0243】次に、動作原理を説明する。消去時には、ソース214に消去電圧12Vを印加し、ドレイン215をフローティング状態とし、制御ゲート213を0Vとする。これにより、薄いゲート絶縁膜18を介して、浮游ゲート211とソース214との間に、高電圧が印加される。これによりファウラー・ノルトハイムのトンネル効果により、浮游ゲート211中の電子が、ソース214に放出され、消去が行われる。

【0244】 書き込み時には、ドレイン215に約6Vを、ソース214に0Vを、制御ゲート213に12Vをそれぞれ印加する。これにより、ドレイン近傍で、インパクト・アイオナイゼーションが起こり、電子が浮游ゲート11に注入され、書き込みが行なわれる。

【0245】競み出し時には、ドレイン215に1Vを、ソース214に0Vを、制御ゲート213に5Vを加える。このとき、浮游ゲート211中に電子が有るか否かによりオフ/オンし、それぞれ、データ"0"又は"1"を示すことになる。

【0246】このようなメモリセルを用いた半導体集積 回路、例えば4ビット構成でのフラッシュ型EEPRO Mは、図95に示すように構成される。

【0247】図95において、Ao~A, はローアドレ ス入力信号であり、ローアドレス・バッファ回路1によ り増幅・整形されたのち、ローデコーダ回路2に入力す る。B₁₊₁ ~B₄ はカラムアドレス入力信号であり、カ ラムアドレス・バッファ回路3により増幅・整形された のち、カラムデコーダ回路4に入力する。ローデコーダ 回路2は、複数のワード線WLのうちの1本だけを選択 する。カラムデコーダ回路4は、各カラム選択ゲート回 路6中の1本のゲート6Aを選択的にオンして、ピット 線BLを各I/O毎に1本、都合4本だけ選択する。こ れによって、メモリセルアレイ5の中から、各I/O毎 に1個、都合4個のメモリセルMCが選択される。選択 された各メモリセルMCの情報が、それぞれセンスアン プ回路 7 で検知・増幅される。各センスアンプ回路 7 の 出力が、各出力バッファ回路8を経て、チップ外部へ読 出される。つまり、4つの情報が同時に外部に出力され る。

【0248】図95においては、メモリセルアレイ5は4つのメモリセルアレイユニット(MCAU)5Aから構成される。各ユニット5Aは、説明を簡単にするため、4本のワード線WLと、4本のピット線BLと、16個のメモリセルMCと、4つのリファレンスメモリセルRMCとを有するものとしている。4本のピット線BLに対応させて、カラム選択ゲート回路6中のゲート6Aも、4つとしている。これらのゲート6Aのうちの1つが、カラムデコーダ回路4によって、オンさせられる。リファレンスメモリセルRMCは、途中にリファレンスゲートRBTを有するリファレンスピット線RBLによって、センスアンプ回路(SA)7に接続されている。

【0249】このような構成のEEPROMに対する4ビットデータの書き込みは次のようにして行われる。即ち、4つの入出力兼用パッド(図示せず)から、4つのデータを、各I/O毎に、読み込む。読み込んだデータに応じて、書き込み回路10が、ピット線BLの電位を設定する。つまり、書き込み回路10は、書き込みデータが"0"のときは高電位を、"1"のときには低電位を、入力アドレス信号により選択されるピット線BLにそれぞれ供給する。このとき、入力アドレス信号により選択されるワード線WLにも高電位が出力される。

【0250】即ち、"0"データ書き込みのときは、選択されたワード線WLと、データを書き込むべきピット

線BLとが高電位となる。これにより、メモリセルMC のドレインD近傍で発生したホットエレクトロンが、メ モリセルMCの浮游ゲートFGに注入される。これによ り、メモリセルMCのしきい値電圧が正方向へシフトさ れ、"0" データがメモリされる。

【0251】一方、"1"データを書き込む時は、ビット線BLは低電位となる。これにより、浮游ゲートFGへ電子が注入されることはなく、メモリセルMCのしきい値電圧もシフトしない。これにより、"1"データが記憶される。

【0252】一方、データを消去する時は、メモリセルのソースを高電圧にする。これにより、浮游ゲートFGに注入されている電子が、F-N(ファウラーノルドハイム)のトンネル効果により、放出させられる。

【0253】図96は、図95の一部を具体的に表わしたものであり、これらの図において同一の符号は同一の回路を示している。図96は、特にセンスアンプ回路

(SA) 7及びコンパレート回路9を具体的に示している。さらに、コンパレート回路9に比較対象としての一方の信号を入力する回路INCIRと、コンパレート回路9の出力を受ける一括ベリファイ回路VECIRを示している。

【0254】前にも述べたように、MCは浮游ゲート型 MOSトランジスタからなるメモリセル、RMCは浮游 ゲート型MOSトランジスタからなるリファレンスメモ リセル (ダミーセル) 、BLはピット線、RBLはリフ アレンスピット線、RBTはカラム選択ゲート用トラン ジスタ6 Aの1 個と等価なダミーピット線選択用トラン ジスタである。このトランジスタRBTは、そのゲート にVcc電位が与えられ、リファレンスピット線RBLに 挿入されている。BASは複数のカラム選択ゲート用ト ランジスタ6A,6A,…が並列に接続されているバス 線、LD1はこのバス線BASに接続されている第1の 負荷回路(パイアス回路)、LD2はこのリファレンス ビット線RBLに接続されている第2の負荷回路(バイ アス回路) である。第1の負荷回路LD1の出力側のビ ット線BL'の電位Vinと、第2の負荷回路LD2の出 力側のリファレンスピット線RBL'の電位 (基準電 位)Vref とは、データ検知回路28(例えばCMOS カレントミラーによって構成される) に加えられる。

【0255】上記センスアンプ回路(SA)7において、V_C電源とデータ検知回路部28との間には、活性化制御用のPチャネルトランジスタP4が接続されている。このトランジスタP4のゲートには反転信号/CE*1が与えられる。このトランジスタP4がオフの時には、データ検知回路部28が出た。また、データ検知回路部28の出力端DSOと接地端との間には、ゲートに反転信号/CE*1が与えられるNチャネルトランジスタN7が接続されている。

【0256】センスアンプ回路7において、リファレンスメモリセルRMCのデータに基づいて生成されるリファレンスピット線RBLの基準電位Vrefと、選択されたメモリセルから読出されたデータに基づいて生成されるピット線BLの電位Vinとが、比較される。この比較結果に基づいて、メモリセル中の記憶データを検知し、3つのインパータを介して出力バッファ回路8へ出力する。

【0257】センスアンプ回路7の出力は、コンパレート回路9の一方の入力端へも入力される。コンパレート回路9の他方の入力端へは、I/O pad へ加えられた信号(杏き込みデータ)が加えられる。コンパレート回路9においては、これらの2つの入力信号を比較して、その結果(VRO)を一括ベリファイ回路VECIRに加える。一括ベリファイ回路VECIRに加える。一括ベリファイ回路VECIRには、これ以外の3ピットにおけるコンパレート回路9、からの出力VR1、VR2、VR3も加えられる。一括ベリファイ回路VECIRは、これらの出力VR0、VR1、VR2、VR3の全てが書き込みOKを示すときにのみ出力回路Doutからの出力を許容する。これ以外の場合、つまり、出力VR0~VR3のうちの1つでも、書き込みNGを示す場合には、出力回路Doutからの出力を阻止する。

【0258】図97及び図98は、それぞれ、プログラムベリファイ時及びイレーズベリファイ時におけるコンパレート回路9からの出力VR0を示す。図97(a)は、"1"ライトの場合を示している。プログラムOKの場合は、センスアンプ出力DS0が"1"となる。こ

れにより、コンパレート出力VR0も"1"、即ち、プログラムOKを示す。図97(b)は、"0"ライトの場合を示す。"0"ライトNGの場合にはセンスアンプ出力DS0が"1"を示す。このため、コンパレート回路出力VR0は"0"、即ち、プログラムNGを示す。図97(c)は、"0"ライトの場合を示す。"0"ライトOKの場合には、センスアンプ出力DS0が"0"を示す。このため、コンパレート回路出力VR0は

"H"、即ち、プログラムOKを示す。なお、コンパレート回路出力VRO~VR3の全てが"H(プログラムOK)"を示すときには、一括ペリファイ回路出力PVFYは"H"を示す。図98からわかるように、イレーズOK/NGの場合は、センスアンプ出力DSOは"1/O"を示す。これに応じて、コンパレータ回路出力VROは、"1/O"を示す。コンパレート回路出力VRO~VR3の全てがイレーズOKを示すときには、一括ベリファイ回路出力EVFYは"1"となる。コンパレート回路出力VRO~VR3の1つでもイレーズNGを示すときには、前記出力EVFYは"0"となる。

【0259】次に、図99にさらに異なる実施例を示す。この実施例は、特開平3-250495号公報の図6に示されるメモリセルに一括ベリファイ回路を組み込んだものである。この図99において、図96と同様の回路にはそれと同一の符号を付している。

【0260】この図99の装置における、イレーズ、ライト、及びリード時における各部位への印加電圧は、表6に示される。

[0261]

丧 6

I/0パッド BSL	BL W	/L Vs	s		
イレーズ (電子注入)	· _	0 V	フロー ティング	20 V	0 Y
ライト "0"ライト (電子抜かず) "1"ライト (電子抜き)	0 V 5 V	22 V 22 V	0 V 20 V	0 V フ	ローティング
<u>非選択セル</u> リード		22 V 5 V	0V/20V 1 V	5 V	7ローティング 0 V

この図99における装置におけるプログラムペリファイ 及びイレーズベリファイの動作は、前述の図90におけ る動作と同様であるため、説明を省略する。

【0262】次に、上述したような一括ペリファイ機能 を有する不揮発性半導体記憶装置を用いた記憶システム の例を説明する。

【0263】通常、配憶システムは、最小限のコストで最大限の能力を引き出すために、階層的に構成されている。それらの1つとしてのキャッシュシステムは、メモリアクセスの局所性を利用したものである。通常のキャッシュシステムを用いた計算機は、CPUに加え、高速

で小容量のSRAMと低速で大容量のDRAMとを具備している。このようなキャッシュシステムでは、アクセス時間の長いDRAM等で構成された主記憶の一部を、アクセス時間の短いSRAM等で置き換え、これにより実効的なアクセス時間を短縮している。つまり、CPUなどからアクセスする際に、SRAM内にデータがあれば(すなわちキャッシュがヒットしたときは)高速動作可能なSRAMからデータを読み出し、ヒットしない場合(ミスヒットの場合)はDRAM等の主記憶からデータを読み出す。キャッシュ容量及び置き換え方式が適当であれば、ヒット率が95%を越え、平均的なアクセス

は非常に高速化される。

【0264】上述したようなNAND型EEPROM等では、告き込み及び消去をページ単位(たとえば2Kビット)で行うことが可能である。ページ単位での処理により、告き込み及び消去が非常に高速になる。しかしながら、このような装置では、ランダムアクセスを犠牲にしているため、SRAMやDRAM等のRAMから構成されるキャッシュメモリが必須である。NAND型EEPROM等の不揮発性記憶装置にキャッシュシステムを適用すると、書き込み回数が減り、その結果としてチップの寿命が延びる。

【0265】不揮発性半導体記憶装置を用いたメモリシ ステムの第1の実施例を説明する。図100はその回路 構成を示している。このシステムは、ROM121と制 御回路122を有する。ROM121は、一括ベリファ イ機能を有する。制御回路122は、ROM121の書 き込みを制御するもので、少なくとも内部に書き込みデ ータレジスタを有する。この書き込み制御回路122 は、ROM121が出力する一括ベリファイ信号に応答 して、次に書き込むべきページデータを出力する。この 制御回路は、CPUを用いて構成しても良いし、ゲート アレーやSRAMを含む複数チップで構成しても良い。 【0266】上述したようなNAND型EEPROMで は、一括消去プロックは通常数ページにわたる。従っ て、キャッシュメモリなどのシステムを構成したときに は、一括消去プロック毎に書き込みを行う。例えば、上 述の8NAND型のメモリセルを有するNAND型EE PROMでは、2Kビット (1ページ) ×8=16Kビ ット (8ページ) で1つの一括消去プロックを構成して おり、書き込みもこのブロック単位で行う。従って、書 き込み動作には常に8ページの書き込みが伴う。

【0267】図100に示した回路では、ROM121が出力する一括ペリファイ信号VFYを用いて次のページの書き込み動作を行う。すなわち、1ページ目のデータをラッチした後はROM内部で書き込み及びペリファイが繰り返えされる。1ページ分のすべてのデータの書き込みが完了すると、1ページ目についての一括ペリファイ信号VFYが出力される。この一括ベリファイ信号VFYを制御回路122が検知し、2ページ目のデータをROM121にラッチする。続いて、ROM内部で2ページ目についての書き込み及びペリファイが繰り返され、1ページ分のすべてのデータの書き込みが完了すると、2ページ目についての一括ベリファイ信号VFYが出力される。3ページ目以降についても上記と同様にして書き込まれる。

【0268】例えば、上述のような8NAND型のメモリセルを有するNAND型EEPROMでは、一回の書き込み動作において、制御回路122は8ページ分のデータ転送を行い、2ページ目以降は前ページにおける一括ベリファイ倡号を検知した後ページデータの転送を行

う。

【0269】以上に説明したように、本実施例によると、制御回路122からROM121への告き込みページデータの転送を、一括ベリファイ信号に基づいて行うことができる。従来は、外部に比較回路やベリファイ読み出し用の大容量のレジスタを設けていたが、本実施例ではそのようにする必要がない。これにより、制御回路122の構成は非常に簡単になる。

【0270】上述の実施例は、制御回路122に対して ROM121が一つである構成を示す。これに対し、一 括ベリファイ信号を出力するROMを複数個有するメモ リシステムを構成することもできる。図101は、この 一例を示す。このシステムは、上述したような一括ベリ ファイ機能を有する。このシステムは、ROM101~ 103とRAM104と制御回路105とを有する。R OM101~103は、書き込みが終了すると一括ベリ ファイ信号を出力する。RAM104は、図示しないC PUからのアクセスに対してキャッシュメモリとして用 いられる。制御回路105は、RAM104とROM1 01~103との間のデータ転送の制御を行う。RAM 104とROM101~103との間におけるデータ転 送は、データバス106を介して行われる。ROM10 1~103が主記憶を構成し、キャッシュメモリとして 用いられるRAM104よりははるかに大容量である。 マッピング方法は、一般的な4ウェイが望ましいが、ダ イレクトマッピングやフルアソシェイティブ等、既存の 種々の態様のマッピングが可能である。キャッシュメモ リにおけるブロックは、一括消去ブロックと同じ容量と する。

【0271】次に、一括消去ブロックが16Kで、マッピング方法が4ウェイの時を説明する。この時、SRAMは64Kピットであり、4個の16Kのブロックを有する。これらのブロックは、ROM内の一括消去ブロックのコピーデータを一時的に保持している。例えば、ROM内の2、3、4、5番目の一括消去ブロック中のデータについてアクセスが行われているとする。このときには、これらのデータのコピーデータが、SRAM内の4個のブロックに、一時的に、保持されている。

【0272】図示しないCPUから、例えば3番目の一括消去プロックに対して書き込み及び消去動作が行われるとする。この際には、すでにそのデータのコピーがSRAM内に存在する(ヒットする)ため、ROMに対して直接アクセスすることはなく、高速なSRAMのみを介してデータのやりとりが行われる。

【0273】図示しないCPUから、例えば6番目の一括消去プロックに対して説み出しが行われるとする。この際には、当該一括消去プロックのデータのコピーは、SRAMには存在しない(ミスヒットする)ため、ROMから説み出したデータをSRAMに転送する必要がある。しかし、これに先立って、SRAM内のプロックの

一つをROMに書き戻しておく必要がある。例えば、2 番目の一括消去プロックのデータをSRAMからROM に書き戻す際には、ROMの当該一括消去プロックの全 データを消去し、引き続いてSRAMのブロックデータ を順次転送して書き込みを行う。この書き戻し動作にお いて、消去ペリフィイ信号を用いることができる。この 消去ペリファイ信号(消去動作が完了したことを示す) に応答して、SRAMから、1ページ目のデータが転送 される。続いて、2ページ目以降のデータの転送は、上 述したように、前ページの一括ペリファイ信号を検知す ることにより行うことができる。上述した8NAND型 EEPROMでは、8ページ分のデータ転送が必要であ る。続いて、6番目の一括消去プロックの全データを、 SRAMの空いたプロックにコピーし、当該アドレスに おけるデータをSRAMがCPUに出力する。

【0274】図示しないCPUから、例えば7番目の一 括消去プロックに対して書き込みが行われるとする。こ の際には、当該一括消去プロックのデータのコピーは、 SRAMには存在しない(ミスヒットする)。従って、 上述の書き戻し動作と読み出し動作を、SRAMへの書 き込み動作に先立って、行う必要がある。例えば、3番 目の一括消去プロックのデータを、SRAMからROM に書き戻す際には、ROMの当該一括消去ブロックの全 データを消去し、引き続いてSRAMのブロックデータ を順次転送して書き込みを行う。この書き戻し動作にお いて、消去ベリファイ信号を用いることができる。この 消去ペリファイ信号(消去動作が完了したことを示す) に応答して、SRAMから、1ページ目のデータが転送 される。続いて、2ページ目以降のデータの転送は、上 述したように、前ページの一括ベリファイ信号を検知す ることにより行うことができる。上述した8NAND型 EEPROMでは、8ページ分のデータ転送が必要であ る。続いて、7番目の一括消去プロックの全データをS RAMの空いたプロックにコピーし、さらに、CPUか ら書き込みの要求があったデータをSRAM中の対応す る領域に書き込む。

【0275】このように、一括ベリファイ信号を出力するROMは、SRAM等と組み合わせて容易にキャッシュシステムを構成することができる。ミスヒット時のデータ書き戻しに一括ベリファイ信号を用いるためである。

【0276】続いて、一括ベリファイ機能を有するメモリシステムの第3の実施例を説明する。図102はその回路例を示している。すなわち、一括ベリファイ機能を有するROM111、112と、書き込みを制御し少なくとも内部に書き込みデータレジスタを有する制御回路113とを有する。この制御回路113は、CPUを用いて構成しても良いし、ゲートアレーやSRAMを含む複数チップで構成しても良い。また、ROM111及びROM112は1チップ上に混載しても良いし、複数チ

ップで構成しても良い。

【0277】連続したページデータはROM111とROM112とに交互に格納される。例えば1、3、5、…、(2N-1)ページ目は、ROM111に、2、4、6、…、(2N)ページ目はROM112に格納される。上述したように、書き込みモードにおける動作は、チップ内部の書き込みデータラッチにページデータを転送する動作と、これに続く書き込み及びベリファイ動作とからなる。このシステムでは、書き込みデータをROM111に転送している間に、ROM112の書き込み及びベリファイを行う。さらに、複数のページにわたるデータを書き込む際は、ROM111とROM112とに、交互にデータ転送を行う。

【0278】図101に示した回路構成においても、書き込みデータ転送の制御はROMが出力する一括ベリファイ信号を用いる。はじめに、1ページ目のデータがROM111に転送され、続いてROM111について書き込み及びベリファイ動作が行われる。ROM111に書き込み及びベリファイ動作が行われている間に、制御回路113は、ROM112に2ページ目のデータを転送し引き続いて書き込み及びベリファイ動作を行う。ROM111について1ページ目の書き込みが終了すると一括ベリファイ信号が出力される。これに応じて、制御回路113は、3ページ目のデータをROM111に転送し引き続いて書き込み及びベリファイ動作を行う。4ページ目以降のページ書き込みについても、上記と同様である。

【0279】以上説明したように、第3の実施例によると、制御回路113からROM111、112への書き込みページデータの転送を、一括ベリファイ信号をもとに行うことができる。本実施例は、従来と異なり、外部に比較回路やベリファイ読み出し用の大容量のレジスタを設ける必要がなく、制御回路112の構成は非常に簡単になる。また、書き込みを交互に行うため、書き込み時間が高速になる。ただし、一括消去ブロックの大きさは2倍になる。

[0280]

【発明の効果】本発明によれば、複数のメモリセルのそれぞれに関しての書き込み、消去が適正に行われたか否かを迅速に検知して、対象とする全てのメモリセルに関しての書き込み、消去を迅速に行うことができ、しかも書き込み、消去を繰り返してもメモリセルにおけるしきい値の変動しすぎを防止することができる。

【図面の簡単な説明】

【図1】第1の実施例に係わるNANDセル型EEPR OMの構成を示すブロック図。

【図2】第1の実施例におけるNANDセル構成を示す 平面図と等価回路図。

【図3】図2 (a) のA-A' 及びB-B' 断面図。

【図4】第1の実施例におけるメモリセルアレイの等価

回路図。

【図5】第1の実施例におけるビット線制御回路部の構成を示す図。

【図6】第1の実施例におけるビット線制御回路部と他の回路との接続関係を示す図。

【図7】第1の実施例におけるデータ書込み/書込み確 認動作を示すタイミング図。

【図8】第2の実施例に係わるNANDセル型EEPR OMの構成を示すプロック図。

【図9】第2の実施例におけるビット線制御回路の構成を示す図。

【図10】第2の実施例におけるプログラム終了検知回 路の構成を示す図。

【図11】第2の実施例における書込み確認動作を示す タイミング図。

【図12】データラッチ部とプログラム終了検知回路の 別の実施例を示す図。

【図13】データラッチ部とプログラム終了検知回路の 別の実施例を示す図。

【図14】NOR型フラッシュEEPROMについての 実施例の回路図。

【図15】しきい値分布図。

【図16】データラッチ部とプログラム終了検知回路の 別の実施例を示す図。

【図17】データラッチ部とプログラム終了検知回路の 別の実施例を示す図。

【図18】第3の実施例における書込み/書込み確認時のアルゴリズムを示す図。

【図19】データラッチ兼センスアンプと魯込み終了検 知用トランジスタを模式的に示す図。

【図20】図19の書込み終了検知用トランジスタとヒューズ用不揮発性メモリの構成を示す図。

【図21】図20の構成とは別の構成例を示す図。

【図22】図19の回路を用いた場合のプログラムアルゴリズムを示す図。

【図23】図19とは別の回路構成を示す図。

【図24】第4の実施例におけるビット線制御回路の構成を示す図。

【図25】第3,4の実施例におけるピット線制御回路 の他の構成例を示す図。

【図26】3,4の実施例におけるピット線制御回路の他の構成例を示す図。

【図27】3,4の実施例におけるビット線制御回路の他の構成例を示す図。

【図28】第3の実施例におけるピット線制御回路のデータラッチ部に一括して同一のデータをラッチさせる動作のタイミングを示す図。

【図29】第4の実施例におけるピット線制御回路のデータラッチ部に一括して同一のデータをラッチさせる動作のタイミングを示す図。

【図30】第3の実施例の変形例で、1つのCMOSF Fを隣り合う2本のピット線で共有した回路構成を示す 図。

【図31】図30の構成の他の例を示す図。

【図32】第5の実施例に係わるNANDセル型EEP ROMの構成を示す図。

【図33】メモリセルアイレイ及びその周辺回路の具体 的な構成を示す図。

【図34】第5の実施例における魯込み時の動作を示す タイミング図。

【図35】第5の実施例における説出し動作を示すタイミング図。

【図36】第6の実施例でのメモリセルアレイ及びその 周辺回路の具体的構成を示す図。

【図37】第6の実施例のおける街込み動作を示すタイミング図。

【図38】第6の実施例における読出し動作を示すタイミング図。

【図39】第33に示される実施例の変形例を示す図。

【図40】図36に示される実施例の変形例を示す図。

【図41】図36に示される実施例の変形例を示す図。

【図42】図36に示される実施例におけるピット線の 置き換えを模式的に示す図。

【図43】図36に示される実施例におけるビット線の 置き換えを模式的に示す図。

【図44】データラッチ兼センスアンプを4本のピット 線で共有した実施例を示す図。

【図45】図44の実施例におけるビット線の置き換え を模式的に示す図。

【図46】図44の実施例におけるビット線の置き換え を棋式的に示す図。

【図47】図39に示される実施例の変形例を示す図。

【図48】図40に示される実施例の変形例を示す図。

【図49】図41に示される実施例の変形例を示す図。

【図50】本発明に係る不揮発性半導体メモリ装置の第7実施例を示すプロック図である。

【図51】第7実施例におけるセンスアンプ兼ランチ回路の回路図である。

【図52】第7実施例における消去動作を説明するためのフローチャートである。

【図53】本発明の第8実施例を示すプロック図である。

【図54】第8実施例におけるセンスアンプ兼ラッチ回路の回路図である。

【図55】本発明の第9実施例におけるセンスアンプ兼 ラッチ回路の回路図である。

【図56】本発明の第10実施例におけるセンスアンプ 兼ラッチ回路の回路図である。

【図57】本発明の第11実施例の全体構成図。

【図58】図57のタイミングチャート。

【図59】図57のリードマージンの説明図。

【図60】図57の消去 (イレーズ) フローチャート。

【図61】 イレーズフローチャート。

【図62】図57の出力回路の詳細例。

【図63】従来のメモリの部分図。

【図64】プログラムベリファイ時のタイミングチャート。

【図65】 沓き込みデータWDとベリファイデータVD の組み合わせを示す図。

【図66】ベリファイ後の電位レベルの分布及びピット ラインのしきい値依存性を示す図。

【図67】プログラムベリファイのタイミングチャート。

【図68】掛き込みデータWDとベリファイデータVDの組み合わせを示す図。

【図69】ベリファイ後の電位レベルの分布及びピット ラインのしきい値依存性を示す図。

【図70】再書き込みトランジスタの他の例。

【図71】本発明の実施に使用される一般的回路図。

【図72】本発明の実施に使用される一般的回路図。

【図73】本発明の実施に使用される一般的回路図。

【図74】本発明の実施に使用される一般的回路図。

【図75】本発明の実施に使用される一般的回路図。

【図76】本発明の実施に使用される一般的回路図。

【図77】本発明の実施に使用される一般的回路図。

【図78】実施例としてのチップ回路図及びしきい値分布図。

【図79】実施例としてのチップの他の回路図。

【図80】ベリファイレベル設回路。

【図81】 Vwell回路の詳細例。

【図82】第11実施例(図55)の変形例。

【図83】図82の動作説明のための図表。

【図84】オートプログラムの概念図。

【図85】図84のフローチャート。

【図86】プログラム動作後のベリファイ動作のタイミ ングチャート。

【図87】ECC回路を有する実施例のフローチャード。

【図88】外部制御モードのタイミングチャート1。

【図89】外部制御モードのタイミングチャート2。

【図90】外部制御モードのタイミングチャート3。

【図91】外部制御モードのタイミングチャート4。

【図92】 EEFROMの平面パターン図。

【図93】図92のB-B線断面図。

【図94】図92のC-C線断面図。

【図95】4ピットフラッシュEEPROMのプロック図。

【図96】図95の一部詳細図。

【図97】プログラムベリファイ時のタイミングチャート。

【図98】イレーズベリファイ時のタイミングチャー h.


【図99】さらに異なる実施例の回路図。

【図100】実施例としての記憶システム。


【図101】異なる実施例としての記憶システム。

【図102】さらに異なる実施例としての記憶システム。


[図1]




【図10】




【図73】






【図5】


【図15】




【図6】

【図21】










【図11】


【図13】










(b)









[図28]





[図31] 【図35】





BLiji













【図37】


【図38】






【図39】


【図40】






【図41】


【図44】






【図42】


【図52】



[図43]


【図61】









【図50】










.【図60】

【図63】







【図56】



[図62]


【図64】







【図83】


答き込みデータ	0	0		
ベリファイデータ	0	1	0	
コンパレート後 の出力データ	0	ſ		0




【図59】













【図94】












【図81】

【図102】







READY / BUSY




【図86】




【図100】







【図88】



【図90】







【図91】

READY/BUSY

【図97】

[図101]





フロントページの続き

(51) Int. Cl. 7		識別記号	FΙ		テーマコード(参考)
H01L	21/8247		G11C	17/00	6 2 2 E
·	27/115		H01L	27/10	434
	29/788			29/78	371
	29/792				

(31)優先権主張番号	特願平4-77946
(32)優先日	平成4年3月31日(1992. 3. 31)
(33)優先権主張国	日本(JP)

(33)優先権主張国 日本(JP) (31)優先権主張番号 特願平4-105831

(32) 優先日 平成4年3月31日(1992. 3. 31)

(33) 優先権主張国 日本 (JP) (31) 優先権主張番号 特願平4-175693

(32)優先日 平成4年7月2日(1992.7.2)

(33) 優先権主張国 · 日本(JP)

(72)発明者 加 藤 秀 雄 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内

(72)発明者 中 井 弘 人 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内 (72)発明者 田 中 義 幸 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内

(72)発明者 白 田 理一郎 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内

(72)発明者 有 留 誠 一 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内

(72)発明者 伊 藤 寧 夫 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内

(72)発明者 岩 田 佳 久 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内 (72)発明者 中 村 寛 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内

(72)発明者 大 平 秀 子 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内 (72)発明者 岡 本 豊 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内

(72)発明者 浅 野 正 通 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内

(72)発明者 徳 重 芳 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内